Резервированное устройство цикловой синхронизации Советский патент 1974 года по МПК H04L11/08 H04L7/08 

Изобретение относится к технике передачи информации и может быть использовано в системах передачи дискретных сообщений для обеспечения синфазной работы делителей и распределителей и в системах с импульснокодовой модуляцией. Известны резервированные устройства цикловой синхронизации, содержащие основной и резервный блоки синхронизации, управляемые триггером переключения на резерв блока коммутации, причем каждый блок синхронизации содержит опознователь маркерного сигнала, управляемый формирователем стробирующих импульсов, а также индикатор состояния синхронизма и блок управления делителем частоты. Однако известные устройства имеют большое время установления синхронизма при приеме сигналов, в которых для передачи синхрогруппы используется небольшое число позицпй каждого цикла. С целью сокращения времени восстановления синхронизма при относительно малом числе позиций в цикле, отведенных для передачи маркерного сигнала, в предлагаемом устройстве к дополнительному входу опознавателя маркерного сигнала каждого блока синхронизации подключен соответствующий выход блока управления поиском, к одним входам которого подключены парафазные выходы триггера переключения на резерв, а к другим его входам и к дополнительным входам блока коммутации подключены выходы поиска индикатора состояния синхронизма и выходы проверки наличия и поиска маркерного сигнала формирователя стробирующих импульсов, причем выходы инверсных сигналов блока управления поиском подключены к соответствующим входам блока коммутации, кроме того, в каждом блоке синхронизации между соответствующими выходами опознавателя маркерного сигпала и индикатора состояния синхронизма, а также триггера переключения на резерв блока коммутации включен рещающий блок, управляющий, в свою очере/чь, индикатором состояния синхронизма и блоком управления делителем частоты. На чертеже представлена блок-схема резервированного устройства цикловой синхронизации. Резервируемые блоки 1 синхронизации подключены своим выходом поиска маркерного сигнала ко входам блока 2 коммутации и блока 3 управления поиском. Вход делителя 4 частоты следования импульсов блока 1 синхронизации соединен с выходом блока 5 управления делителем, а выход со входом узла 6 формирования выходного сигнала. Второй выход делителя 4 подсоединен к формирователю 7 стробирующих импульсов. Один из входов блока 5 соединен с выходом решающего блока 8, который двумя своими входами подключен к выходам поиска и установившегося режима индикатора 9 состояния синхронизма. Выходы проверки паличия и поиска маркерного сигнала формирователя 7 подключены ко входам опознавателя 10 маркерного сигнала. Выходы триггера И переключения на резерв блока 2 коммутапии соединены с блоком 3 управления поиском, решаюш,им блоком 8 и узлом 6. Входы триггера 11 подсоединены к объединенным выходам схем «И 12, 122 и 13i, 132, а выходы подключены также ко входам схем «И 14, 142 и 15i, 162. К схемам «И 13i, 14i и 15i подключен инверсный выход со схемы «НЕ 16, а к схеме «И 14 подсоединен инверсный выход со схемы «НЕ 17. К схемам «И 13i, 142 и 152 подключен инверсный выход со схемы «НЕ 1б2, а к схеме «И 142 подсоединен инверсный выход со схемы «НЕ 172. Резервированное устройство цикловой синхронизации изменяет режимы своей работы в зависимости от положения иидикатора 9 каждого блока 1 синхронизации. Когда основной и резервный блоки находятся в установившемся режиме, режим работы решающего блока 8 задается триггером 11. Решающий блок 8 основного блока синхронизации определяет заданную помехоустойчивость по выходу из синхронизма, а решаюший блок 8 резервного блока синхронизации обеспечивает выход из состояния синхронизма по первому же сбою, обнаруженному опозпавателем 10. Импульс с решающего блока поступает па индикатор 9, меняя режим его работы, и на схему «И 13, однако пока основной блок синхронизации находится в установившемся режиме, на эту схему подается сигнал установившегося режима со своего блока синхронизации, а следовательно, совпадение сигналов в схеме «И 13 не происходит и триггер I1 не меняет своего положения. Если сбой маркерного сигнала случаен, то резервный блок синхронизации после последовательного опробирования позиций цикла возвращается к той же позиции, с которой был начат поиск. В режиме поиска состояния синхронизма одним резервным блоком синхронизации опознаватель 10 опробует все позиции цикла. Для исключения ложной фиксации синхронизма переход в установившийся режим резервного блока 1 синхронизации производится решающим блоком 8 с папбольшей чперциопностью. Если же установившийся режим резервного блока синхронизации соответствует той же позиции цикла, что и у основного, то в схеме «И 132 не происходит совпадения сигналов и переключение триггера 11 не присходит, в результате чего основной блок синхронизации остается основным, а резервный - резервным. Когда основной блок 1 синхронизма 10 обнаруживает отсутствие синхронизма, его индикатор 9 переходит в режим поиска, и решающий блок 8 подает импульс на остановку делителя 4 через блок 5 при каждом сбое маркерного сигнала, а запуск делителя 4 происходит при обнаружении маркерной комбинации в опознавателе 10. В момент обнаружения основным блоком синхронизации отсутствия синхронизма резервный блок синхронизации проверяет наличие синхронизма на какойлибо позиции цикла, где получен отклик на маркерную комбипацию, в результате через схему «НЕ 17i подается открывающее напряжение на схему «Н 14i, которая начинает подавать на опозпаватель 10 запрещающий сигнал до тех пор, пока на его вход поступают позиции цикла, опробованные опознавателем 10 резервного блока синхронизации в предыдущих циклах работы, когда поиск проводил один резервный блок синхронизации. На той позиции цикла, на которой резервный блок синхронизации 1 начинает проверять наличие синхронизма, импульс проверки синхронизма через схему «НЕ 16 запрещает совпадение в схемах «И 142 и 152 и переключает триггер 11 таким образом, что резервный блок синхронизации становится основным, а основной - резервным. Таким образом, нроисходит поочередная работа обоих блоков синхронизации в режиме поиска, и первый из блоков синхронизации, который обнаруживает маркерную группу, становится основным и переходит в установивщийся режим. Резервный блок фиксирует то же положение синхронизма, но после последовательного опробывания всех позиций цикла он фиксирует установившийся режим еще один раз. Предмет изобретения Резервированное устройство цикловой синхронизации, содержащее основной и резерг ный блоки синхронизации, управляемые три) гером переключения на резерв блока комму тации, причем каждый блок синхронизации содержит опознаватель маркерного сигнала, управляемый формирователем стробирующих импульсов, а также индикатор состояния синхронизма и блок управления делителем частоты, отличающееся тем, что, с целью сокращения времени восстановления синхронизма при относительно малом числе позиций в цикле, отведенных для передачи маркерного сигнала, к дополнительному входу опознавателя маркерного сигнала каждого блока синхронизации подключен соответствующий выход блока управления поиском, к одним входам которого подключены парафазные выходы триггера переключения на резерв, а к другим его входам и к дополнительным входам блока коммутации подключены выходы поиска инднкатора состояния синхронизма и выходы проверки наличия и поиска маркерного сигнала формирователя стробирующих импульсов, причем выходы инверсных сигналов блока управления поиском подключены к соответствующим входам блока коммутации, кроме того, в каждом блоке синхронизации между соответствующими выходами опознавателя маркерного сигнала и индикатора состояния синхронизма, а также триггера переключения на резерв блока коммутации йключен решающий блок, уиравляющий, в свою очередь, индикатором состояния синхронизма и блоком уиравления делителем частоты.

-..

гг