РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО СИНХРОНИЗАЦИИПО ЦИКЛАМ Советский патент 1972 года по МПК H04L12/26 H04L12/04 H04L7/00 H04L11/08 

Изобретение относится к технике передачи информации. Устройство может быть применено для обеспечения синхронизма приемных распределителей в системах передачи дискретных сообщений и в системах с импульсно-кодовой модуляцией.

Известно резервированное устройство синхронизации по циклам, состоящее из основного и резервного блоков синхронизации, каждый из которых содержит узел обнаружения отсутствия синхронизма, узел фиксации состояния синхронизма, узел выделения импульсов фазирования, индикатор состояния синхронизма и индикатор исправности блока синхронизации, и блока коммутации, содержащего триггер переключения и схемы «И.

Цель изобретения - ускорение вхождения устройства в синхронизм. Достигается она тем, что в предлагаемом устройстве между выходом узла обнаружения отсутствия синхронизма и входом индикатора состояния синхронизма включена одна схема «И, а между входом узла фиксации состояния синхронизации и входом индикатора состояния синхронизма включена другая схема «И, к управляющим входам схем «И подключены парафазные выходы триггера переключения. Кроме того, выход узла выделения импульсов фазирования соответствующего блока синхронизации по циклам подключен ко входу приемного распределителя через третью схему «И, управляющий вход которой соединен с управляющим входом первой схемы «И, причем ко входам триггера переключения подключены соответствующие выходы индикаторов исправности основного и резервного блоков синхронизации по циклам.

На чертеже представлена блок-схема резервированного устройства синхронизации по циклам.

Устройство состоит из основного блока синхронизации 1, резервного блока синхронизации 2 и блока коммутации 3. Каждый блок синхронизации содержит узел

4 обнаружения отсутствия синхронизма 4, узел фиксации состояния синхронизма 5, узел выделения импульсов фазирования 6, индикатор состояния синхронизма 7, индикатор 8 исправности блока синхронизации, узел опознавания

маркерных символов 9, делитель 10 частоты следования тактовых импульсов до частоты следования циклов и схему 11 управления делителем.

Блок 3 содержит триггер управления 12,

узел формирования имнульсов нереключения 13 и схемы 14-19 «И.

ции, на вход 22 - тактовые импульсы от системы синхронизации по тактовой частоте. Блоки / и 2 имеют два режима: режим поиска синхронизма и режим синхронизма.

Режим поиска синхронизма обеспечивается при сбое хотя бы одного из маркерных символов (безынерционное обнаружение). В режиме поиска синхронизма узел 9 и схема 11 обеспечивают поиск маркера путем корректирования фазы делителя, индикатор 7 фиксирует состояние поиска и запрещает выделение импульсов фазирования в узле 6, индикатор 8 вырабатывает сигнал неисправности.

В режиме синхронизма узел 4 осуществляет инерционное обнаружение, а узел 5 фиксирует положение синхронизма. Индикатор 7 при этом переводится в состояние, снимающее запрещающий сигнал с узла 6, а в индикаторе 8 перестает вырабатываться сигнал неисправности.

Основной и резервный блоки находятся в разных режимах. Их режимы и выходы коммутируются с помощью блока 3 в зависимости от сигналов, поступающих в него с индикаторов 8 исправности блока синхронизации блоков 1 н 2.

Основной и резервный блоки находятся в разных режимах; одни в режиме синхронизма, т. е. инерционного контроля обнаружения отсутствия синхронизма, другой - в режиме поиска синхронизма при сбое хотя бы одного из маркерных символов. За время обнаружения отсутствия синхронизма узлом 4 блока, находящегося в режиме синхронизма, блок, находящийся в режиме поиска синхронизма, успевает найти и зафиксировать новое положение

синхронизма. Таким образом, благодаря параллельной работе основного и резервного блоков существенно повыщается быстродействие устройства.

Предмет изобретения

Резервированное устройство синхронизации по циклам, состоящее из основного и резервного блоков синхронизации, каждый из которых содержит узел обнаружения отсутствия синхронизма, узел фиксации состояния синхронизма, узел выделения импульсов фазирования, индикатор состояния синхронизма и индикатор исправности блока синхронизации, и блока коммутации, содержащего триггер переключения и схемы «И, отличающееся тем, что, с целью ускорения вхождения в синхронизм резервированного устройства синхронизации по циклам, между выходом узла обнаружения отсутствия синхронизма и входом индикатора состояния синхронизма включена одна схема «И, а между входом узла фиксации состояния синхронизации и входом индикатора состояния синхронизма включена другая схема «И, к управляющим входам схем «И подключены парафазные выходы триггера переключения, кроме того выход узла выделения импульсов фазирования соответствующего блока синхронизации по циклам подключен ко входу приемного распределителя через третью схему «И, управляющий вход которой соединен с. управляющим входом первой схемы «И, причем ко входам триггера переключения подключены соответствующие выходы индикаторов исправности основного и резервного блоков синхронизации по циклам.