Запоминающее устройство Советский патент 1974 года по МПК G11C11/02 

Изобретение относится к области вычислительной техники и может Найти применение при построении быстрых запом1шающих устройств больших ооъёмов.

Известно запоминающее устройство, содержащее группы числовых линеек, запоминающие элементы которых прошиты обмотками записи и считывания, регистр адреса, дешифратор, адреса, выходы которого подключены к адресным формирователям записи считывания.

Однако в известном запоминающем устройстве на каждое запоми.наемое число требуется гшдивидуальный селектирующий элемент.

Цель изобретения - упростить запоминающее устройство.

Это достигается тем, что оно содержит дополнительный дешифратор, входы которого подключены к старшим разрядам регистра адреса, младшие разряды которого соединены со входами основного дешифра|тора адреса; ключи по количеству ( групп числовых линеек, управляющие входы которых подсоедшены к выходам дополнительного дешифратора, выходы адресных формирователей записи и считывания подключены через диоды к соответствующим концам адресных обмоток записи и считывания, другие концы адресных

обмоток записи и считывания подсоединены ко входам соответствующих ключей.. За счёт этого осуществляется двойная коммутация токов, что позволяет, Б свою очередь, существенно уменьшить количество адресHiix формирователей записи и считывания.

На чертеже представлено ЗУ с двойной кошлутацией токов записи и

считывания.

Предлагаемое устройство содержит адресный формирователь I записи, регистр 2 адреса, основной дешифратор 3, куб 4, ключи | 5 и 6, дополнительный дешифратор 7 адресный формирователь 8 считываHiiH и числовая линейка 9. Адресные формирователи записи I управляются младш1™и разрядами регистра адреса 2 через основной дешифратор 3. Выход каждого адресного формирователя записи подключен через ДИОДЫ к ьходньда концам двух Ш1Ш записи, прошивающих сердечнйкя в кубе naiviHTM 4. Выходные концы шин залиси объединены в две группы и соединены с корпусом чере ключи 5и 6, Эти ключи управляются старшшда разрядатли регистра адреса через допо шительныи дешифратор 7. Аналогично выполнены и цегш считыван14я, которые соединены с адреснш1и формирователями считыБан11я 8. В соответствии с состоянием регистра адреса 2 основным дешифра тором 3 выбирается один из адресных формирователей записи I и соответствующий адресный формирователь считыван11Я 8, а дополнительным дешифратором 7 1саюч 5 или 6, в результате чего оказывается выбранной одна из восьми адресных шин матрицы . Так как адресные цепи в кубе памяти прошиты двугшя про в од шли и токи считывания и записи пропускаются по этиivl цепям навстречу, то иАИтульсы токов считывания и записи имеют одинаковую полярность и могут коМЛутироваться о.днш и тем же ключом, Числовая линейка У при этом построении ЗУ не отличается от общепринятой. Для снижения трудоёмкости изготовления куба памяти прошивка адресных цепей может осуществляться сдвоенным склеенным проводом, что позволяет также применять ферриты малого диаметра и тем самым уменьшить потребляемую мощность ЗУ при том же быстродействии. ПРЩЛЖ ИЗОБРЕГЕШН Запоминающее устройство, содержащее группы числовых линеек, запоминающие элементы которых прошиты адресными обмоткшли записи и считывания, регистр адреса, дешифОратор адреса, выходы которого подключены к адресным формирователям записи и считыван ш, от;шчающееся тем, что, с целью упрощения устройства, оно содержит дополнитель HHE дешифратор, входы которого подключены к старшшл разряд-ам регистра адреса, младшие разряды которого сое.динены со входами основного дешифратора а.преса, ключи по количесптву групп числовых линеек, управляющие входа которых подсое,.г|днены к . выходам дополнительного даши|Лратара, выходы адресш х форглирователея записи и считывания попдлючены че,-,рез пиог1,н к соответствующ11м концам адресных обмоток зашей и считывания, другие конпы а.дресных обмоток загаси и считывания подсоединены ко входам соответствзпгш(их ключей.