символу и принятых ipa,Hee, причем частичные суммы хранятся в блоке 3 по переменным адресам, равным значениям относительных задержек суммируемых в этот момент сигналов. С первого входа устройства сигналы поступают на блок 1. При этом задержки сигналов относительно первого из суммируемых сигналов выражаются. целыми числами О, 1, 2,..., т-1. Эти числа аналогично принятым сигналам записываются через второй вход устройства в блок 2 из внешнего устройства, определяющего эти задержки. После этого по сигналу с выхода блока управления 6, соединенного с входами подготовки блоков 2 и 3, в этих запоминающих устройствах осуществляется переадресация частичных сумм таким образом, чтобы новый адрес был бы больше старого на единицу (например, информацию в бЛОке 3 в соседние ячейки с большим адресом). Одновременно из блока 3 через коммутатор 4 на выход устройства выдается полная сумма сигналов, соответствующих одному и тому же символу, первый из которых был принят на m посылок раньше. После этого блок управления опрашивает по очереди все ячейки блоков 1 и 2. В результате на решающий блок 5 подаются принятые сигналы с выхода блока 1 и через коммутатор 4 из блока 3 те частичные суммы, с которыми эти принятые сигналы должны суммироваться. Прокор.ректировавные частичные суммы снова записываются по старым адресам, помеле чего весь цикл повторяется.
Предмет изобретения
Устройство для суммирования, содержащее блок управления, выход которого соединен с
первым входом запоминающего блока, второй вход которого соединен с первым входом устройства, а выход - с входом решающего блока, отличающееся тем, что, с целью повышения надежности и упрощения устройства, в него введен второй запоминающий блок, первый и второй входы которого соединены соответственно с выходом и дополнительным выходом блока управления, третий вход - с вторым входом устройства, а выход - с первым входом третьего запоминающего блока, второй вход которого подключен к дополнительному выходу блока управления, третий вход - к выходу решающего блока, а выход - к первому входу коммутатора, второй вход которОго соединен с дополнительным выходом блока управления, первый выход - с вторым входом решающего блока, а второй выход - с выходом устройства.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для подготовки и отладки программ | 1980 |
|
SU999020A1 |
Устройство для передачи телеметрической информации | 1976 |
|
SU652598A1 |
Устройство для разделения коррелограмм | 1987 |
|
SU1432558A1 |
Устройство для ввода информации | 1982 |
|
SU1089566A1 |
Запоминающее устройство с самоконтролем | 1984 |
|
SU1152044A2 |
ПРОЦЕССОР ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ | 2000 |
|
RU2180969C1 |
УСТРОЙСТВО КОДИРОВАНИЯ-ДЕКОДИРОВАНИЯ ИНФОРМАЦИИ | 1994 |
|
RU2115231C1 |
Устройство для мажоритарного декодирования в целом | 1989 |
|
SU1688415A1 |
Временной коммутатор асинхронныхиМпульСНыХ СигНАлОВ | 1979 |
|
SU809629A1 |
Устройство для передачи телеметрической информации | 1974 |
|
SU512484A1 |
Авторы
Даты
1975-01-30—Публикация
1972-08-21—Подача