Устройство для передачи телеметрической информации Советский патент 1976 года по МПК G08C19/28 

работы устройства свыше 2 час разрядность счетчика времени должна быть не менее 20. Таково же должно быть количество вентилей, связывающих счетчик времени с каждым из других блоков устройства, а также разрядности оиеративного и буферного запоминающих блоков.

Кроме того, такое устройство имеет ограниченное быстродействие из-за необходимости анализа всего содержимого счетчика времени .при выполнении операций, связанных с нрииязкой ко времени, а также в нем затруднена организация рел.имов pai6oTbi с привязкой к значению отдельных групп разрядов счетчика времени.

Цель изобретения - упрощение устройства, расширение его функциональных возможностей, повышение быстродействия.

Для этого в устройство введены индикатор переполнения и элементы «И, причем третий выход операционного блока через индикатор переполнения подключен к первым входам лТвенадцатого и тринадцатого элементов «И, выходы которых соединены соответственно с третьим входом операционного блока и с четвертым входом адресного регистра программатора, второй вход тринадцатого элемента «И - к первым входам четвертого и пятого элементов «И, вход решающего блока через четырнадцатый элемент «И - к третьему входу буферного запоминающего блока, а соответствующие выходы программатора соединены с вторыми входами двенадцатого и четырнадцатого и с третьим входом тринадцатого элемента «И.

Этим достигается возможность переноса функции счета времени в оперативный запоминающий блок с одновременной развязкой разрядности оперативного и буферного запоминающих блоков от максимальной требуемой разрядности числа, идентифицирующего значение времени работы устройства в единицах отсчета, равных периоду задающего генератора счетчика времени. Разрядность оперативного и буферного запоминающих блоков может быть ограничена величиной, требуемой для безыскал енного воспроизведения адресов и значений выборок, выводимых в канал связи, что на практике обычно не превышает 6-8.

Кроме того, обеспечивается возможность сокращения времени на анализ содержимого счетчика времени, за счет отказа от анализа групп разрядов числа, идентифицирующих значение времени работы устройства и неизменивщих своего состояния по сравнению с моментом предыдущего анализа, а также возмолсность привязки времени выполнения различных операций к конкретным значениям отдельных групп разрядов числа, идентифицирующего значение времени работы устройства.

На фиг. 1 приведена схема устройства; на фиг. 2 - схема размещения числа, идентифицирующего значения текущего времени в ячейке оперативного запоминающего блока

устройства; на фиг. 3 - структура построения программы работы предложенного устройства. Устройство содержит (фиг. 1), генераторы 1 и 2 импульсов, распределитель 3 тактовых 5 импульсов, программатор 4, адресный регистр 5 программатора, коммутатор 6 входных каналов, адресный регистр 7 коммутатора, решающий блок 8, оперативный запоминающий блок 9, адресный регистр 10 оперативного запоминающего блока, операционный блок 11 с индикатором 12 переполнения разрядной сетки, буферный запоминающий блок 13 и элементы «И 14-27.

Выход генератора 1 импульсов подключен к 15 одному из входов коммутатора 6, выход генератора 2 импульсов через распределитель 3 тактовых импульсов-к программатору 4, числовой выход которого через элементы «И 25, 16, 18, 14, 19 и 26 подсоединен соответственно к адресному регистру 7 коммутатора, одному из входов операционного блока И, адресному регистру 5 программатора и адресному регистру 10 онерат.ивного запоминающего блока. Командные выходы программатора 4 подключены к управляющим входам элементов «И 14- 27, а также к управляющим входам оперативного запоминающего блока 9, операционного блока 11 и к счетному входу адресного регистра 5 программатора {эти связи обозначены на фиг. 1 буквой «К).

Выход коммутатора 6 соединен с одним из входов решающего блока 8, а также через элемент «И 21 и 24 - с числовым входом оперативного запоминающего блока 9 и буферного запоминающего блока 13, другой вход решающего блока 8 - с выходом оперативного запоминающего блока 9, а выход через элемент «И 15 - с адресным регистром 5 программатора.

Выход оперативного запоминающего блока 9 подключен также через элемент «И 17 к одному из числовых входов операционного блока 11, а через элемент «И 23 - к входу буферного запоминающего блока 13, числовой выход операционного блока 11 через элемент «И 20 - к числовому входу оперативного запоминающего блока 9. Управляющий выход 28 операционного блока через элемент «И 19 подсоединен к адресному регистру 5 программатора, выход 29 - к индикатору 12 переполнения разрядной сетки, инверсный выход индикатора 12 через элемент «И .18 - к адресному регистру 5 программатора и через элемент «И 27 - к одному из входов операционного блока 11.

Выход адресного регистра 7 коммутатора через элемент «И 22 подключен к одному из входов буферного запоминающего блока 13.

Программатор представляет собой постоянное запоминающее устройство резистивного, диодного, трансформаторного или любого другого известного типа с автономными устройствами управления и дешифрования команд.

Генератор 1 имнульсов обеспечивает на своем выходе наличие сигналов типа «меандр с

периодом оменыуровней, равным требуемой дискретности отсчета текущего времени в устройстве. Если этот период больше периода следования тактовых импульсов на выходе генератора и кратен ему, генератор 1 может быть выполнен в виде делителя частоты, подключенного к выходу генератора 2.

Решаюш,ий блок 8 выдает управляющий сигнал на своем выходе в случае, если числа на его входах не сравииваются между собой по некоторому заданному критерию.

Оперативный запоминающий блок 9 имеет адресную структуру и может быть выполнен по любому известному принципу.

Операционный блок 11 используется для операций суммирования -и сравнения по равенству двух чисел, поданных на его входы через элементы «И 16 и 17. Переключение режима работы блока (суммироваиие или сравнение) осуществляется подачей командного сигнала с выхода программатора. Включение управляющего выхода 28 блока проводится только в режиме сравнения (сигнал на этом выходе появляется в случае неравенства сравниваемых чисел), включение управляющего выхода 29 блока - только в режиме суммирования (сигнал на этом выходе образуется в случае переполнения разрядной сетки блока при сложении чисел, подаваемых на входы блока через элементы «И 16, 17 и 27. При этом сигнал, подаваемый на вход операционного блока 11 через элемент «И 27 с выхода индикатора 12, рассматривается как число, содержащее «1 только в младшем разряде. Разрядная сетка операционного блока 11 равна разрядной сетке оперативного запоминающего блока 9.

Буферный запоминающий блок 13 служит для уплотнения информации, подаваемой на его вход, и вывода ее в канал связи равномерным потоком и может быть выполнен по любому из известных принципов, например в виде набора параллельно включенных регистров сдвига с автономной или синхронизируемой генератором 2 схемой управления сдвигом.

Адресный регистр 5 программатора выполнен по схеме счетчика, содержимое которого увеличивается на единицу сигналом с командного выхода программатора 4, подаваемым на счетный вход регистра в каждом цикле обращения к программатору, что позволяет организовать в устройстве естественный порядок выполнения команд, записанных в программаторе.

Несколько ячеек памяти оперативного запоминающего блока 9 с фиксированными адресами отведено для хранения числа Т, идентифицирующего величину текущего времени. Число Т разбито яа равные группы разрядов, начиная с младшего, как это показано на примере, приведенном на фиг. 2 (здесь число Т имеет значность, равную 20, а разрядность каждой ячейки памяти равна 8). При этом

последняя ячейка может оказаться заполненной разрядами числа Т лишь частично.

Структура программы работы устройства, записанной в программаторе 4, показана на фиг. 3. Программа содержит следующие подпрограммы:

подпрограмму А циклического опроса входных каналов с анализом избыточности каждой выборки. Подпрограмма Л имеет начальный адрес а и заканчивается командой безусловной передачи управления по адресу а;

набор подпрограмм Вг, каждая из которых содержит перечень операций, выполняемых устройством при обнаружении неизбыточной выборки по любому из входных каналов, опрашиваемых в процессе выполнения подпрограммы А. Начальный адрес каждой из подпрограмм Вг равен адресу Пг соответствующего входного канала, каждая из подпрограмм Bi заканчивается командой безусловной передачи управления по адресу о;

подпрограмму С с начальным адресом с, равным адресу входного канала, к которому подключен выход генератора 1, включающую в себя перечень операций, выполняемых устройством при обнарун ении неизбыточной выборки но этому входному каналу, и заканчивающуюся командой безусловной передачи управления по адресу.

Таким образом, после выполнения любой из подпрограмм в процессе работы устройства осуществляется переход к подпрограмма А. Б процессе выполнения подпрограмм А последовательно проводятся следующие операции:

путем отпирания элемента «И 25 передача с числового выхода программатора 4 на адресный регистр 7 ком-мутатора адреса П{ входного канала и передача полученной выборки на вход решающего блока 8;

путем отпирания элемента «И 26 передача с программатора 4 на адресный регистр 10 оперативного запоминающего блока адреса ячейки, в которой хранится значение предыдущей выборки, полученной по каналу Пг, включение оперативного запоминающего блока 9 на режим «Считывание подачей на его унравляющий вход соответствующего сигнала с командного выхода с программатора 4 и передача числа, записанного в данной ячейке, на вход решающего блока 8;

выполнение рещающим блоком 8 сравнения нового и старого значений выборок и подача на управляющий вход элемента «И 15 разрещающего сигнала в том случае, если вновь поступивщая выборка признана неизбыточной; передача адреса из адресного регистра 7 коммутатора через элемент «И 15 в адресный регистр 5 программатора, если элемент «И открыт (выборка признана неизбыточной), или переход к выполнению следующей команды подпрограммы А, если элемент «И закрыт (выборка признана избыточной). В последнем случае осуществляется вывод на адресный регистр 7 коммутатора адреса следующего входного канала и т. д.

В случае обнаружения неизбыточной выборки в адресный регистр 5 программатора заяисывается адрес Пг БХОДНОГО канала, по которому поступила неизбыточная выборка, равный адресу соответствующей лодпрограммы

Вг

В каждой из таких подпрограмм могут быть записаны следующие действия:

запись в оперативный запоминающий блок 9 нового з-начения выборки, полученной по входному каналу /г,;, по адресу, установленному на адресном регистре 10 оперативного запоминающего блока, путем отпирания элемента «И 21 и подаЧИ сигнала, включающего режим записи, на управляющий вход оперативного запоминающего блока 9 с соответствующего командного выхода программатора 4;

запись в буферной запоминающий блок 13 адреса входного канала, по которому получена яеизбыточная выборка, с адресного регистра 7 .коммутатора путем отпирания элемента «И 22;

запись в буферный запоминающий блок 13 значения неизбыточной выборки с выхода коммутатора 6 за счет отпирания элемента «И 24;

последовательная запись в буферный запоминающий блок 13 значения текущего времени из соответствующих ячеек оперативного запоминающего блока 9 путем последовательной подачи на адресный регистр 10 оперативного запоминающего блока из программатора 4 адресов этих ячеек, включения оперативного запоминающего блока на режим считывания и отпирания элемента «И 23;

по.следОВательная подача с числового выхода программатора 4 адресов входных каналов, по которым должен быть проведен дополнительно сбор информации, на адресный регистр 7 коммутатора путем отпирания элемента «И 25 и запись полученных значений выборок с выхода коммутатора 6 в буферный запоминающий блок 13;

задание времени проведения очередных измерений по любому из входных каналов прибавлением к числу Т, хранящемуся :в оперативном запоминающем блоке 9 последовательно вводимо-му в операционный блок 11 через элемент «И 17, числа, определяющего требуемую задержку выполнения этих измерений на отношение к моменту получения данной неизбыточной выборки, выраженную в единицах отсчета текущего времени, вводимого в операционный блок 11 с числового выхода программатора 4 путем отпирания элемента «И 16, с последующей записью результата суммирования через элемент «И 20 в специально отведенные для этого ячейки оперативного запоминающего блока 9, адреса которых через элемент «И 26 предварительно вводятся в адресный регистр 10 этого блока с числового выхода программатора.

При этом представление чисел, определяющих задержку, в ячейках памяти программатора 4, а также результата суммирования в ячейках памяти оперативного запоминающего блока 9, осуществляется таким же образом, что и числа Т. При выполнении операции суммирования в операционный блок 11 сначала вводится содержание ячеек памяти с первыми (младшими) группами разрядов складываемых чисел и одновременно через элемент «И 27 значение сигнала с выхода индикатора 12. Результат сложения этих групп и одноразрядного числа, задаваемого индикатором 12, без учета переноса в следующий разряд помещается в соответствующую ячейку оперативного запоминающего блока 9, а индикатор 12 сигналом с выхода 29 операционного блока 11 устанавливается в единичное или нулевое состояние в зависимости от наличия или отсутствия переноса в следующий разряд, после чего в операционный блок И вводится содержимое ячеек со следующими группами разрядов и т. д.

Паличие «свободных старших разрядов в ячейках памяти с последними, старшими группами разрядов суммируемых чисел позволяет избежать необходимости введения специальной операции - установки индикатора 12 в пулевое состояние по окончании процесса суммирования, поскольку ввиду очевидного отсутствия нереноса при суммировании старших групп разрядов он автоматически устанавливается в нулевое состояние и, таким образом, не влияет на правильность результата сложения первых (младших) групп разрядов при суммировании следующей пары чисел.

Каждая «з программ Вг заканчивается выполнением команды безусловной передачи управления по адресу а путем передачи значения адреса а с числового выхода программатора 4 через элемент «И 14 на адресный регистр 5 программатора.

В процессе работы устройства происходит периодическое изменение сигнала па входе коммутатора 6, к которому подключен выход генератора 1, что воспринимается устройством как получение неизбыточной выборки по этому каналу. В этом случае осуществляются передача адреса П; с адресного регистра 7 коммутатора через элемент «И 15 в адресный регистр 5 программатора и переход к выполнению подпрограммы С.

Подпрограмма С состоит из блоков: Сь Сг, ..., Сп и с,, ,... , Cj.

Блок Сь выполняемый в начале подпрограммы С, обеспечивает суммировапие младщей группы разрядов числа Т, хранящегося в оперативном запоминающем блоке 9 с констаитой «1, вводимой в операционный блок И с числового выхода программатора 4. Результат суммирования помещается в ту же ячейку оперативного запоминающего блока 9. При наличии переноса в следующий разряд устанавливается в единичное состояние индикатор 12, После чего с его -выхода поступает запрещающий сигпал на элвмепт «И 18, в результате чего следующая команда, содержащая условную передачу управления ло адресу Cj , пе выполняется и происходит переход к блоку Сг. В блоке Са суммируется вторая группа разрядов числа Т с константой «1 и т. д. В блоке С„ осуществляются сум мирование последней (старшей) группы разрядов числа Г с константой «1 и по окончании его - переход к блоку С. Та.ким o6pai3OM, число Г увеличивается на «1, т. е. выполняется счет времени в устройстве. При этом, если в каком-либо из -блоков С; переноса в следующий разряд не возникает, гна выходе индикатора 12 появляется .разрешающий сигнал, поступающий на элемепте «И 18, и выполняется помещенная в конце каждого блока С, комаяда условной передачи управления по адресу С . При этом количество блоков Cj выполняемых при суммировании числа Т с «1, ограничивается только теми, где действительно происходит изменение соответствующей группы разрядов числа Т. В блоке Cl выполняются следующие действия:последовательное сравнение чисел, идентифицирующих время выполнения измерений по различным входным каналам, зап-исанпых в определенных ячейках оперативного запоминающего блока 9, с числом Т путем задания адресов соответствующих ячеек в адресный регистр 10 оперативного запоминающего блока, ввода содержимого этих ячеек в операционный блок 1 и задания режима «сравнения в операционный блок 11 сигналом с командного выхода программатора 4; в Случае, если сравниваемые числа равны (на управляющем выходе 28 операционного блока 11 запрещающий сигнал, элемент «И 19 за-крыт), продолжается выполнение программы в естественном порядке. Описанным путем проводятся измерения по тем каналам, для которых определена необходимость выполнения измерений, с записью значений адресов этих каналов и получаемых выборок в буферный запоминающий блок 13; если сравниваемые числа неравны (на управляющем выходе 28 операционного блока 11 разрешающий сигнал и элемент «И 19 открыт), осуществляются передача адреса с числового выхода программатора 4 через элемент «И 19 в адресный регистр 5 программатора и переход к другой части программы (например, к сравнению другой установки, записанной соответственно в другой ячейке оперативного запоминающего блока 9, с числом Т). В каждом из блоков С , за исключением блока Cj, сравниваются только старшие группы разрядов установки и число Т, начиная с группы, К которой прибавлялась константа «1 в соответствующем блоке С. . Это позволяет сократить время, требуемое для выполнения сравнения и поиска 1момента измерения, а также осуществлять при необходимости как точное, так и грубое задание уставки. Формула изобретения Устройство для передачи телеметрической информации, содержащее -коммутатор, первый вход которого соединен с выходом адресного регистра коммутатора, через первый элемент первым входом адресного регистра программатора, через второй элемент «И - с первым входом буферного запоминающего блока, второй вход коммутатора подключен к выходу первого генератора импульсов, выход второго генератора импульсов через распределитель соединен с соответствующими входами программатора, выход -которого через третий элемент «И подключен к первому входу операционнного блока и через четвертый элемент «И - к входу адресного регистра коммутатора, выход адресного регистра программатора подключен к входу программатора, выход пятого элемента «И подключен через последовательно соединенные адресный регистр оперативного запоминающего блока и оперативный запоминающего блок к первому входу шестого элемента «И и через решающий блок подключен к выходу коммутатора, соединенному с первым входом седьмого элемента «И и через восьмой элемент с вторым входом буферного запоминающего блока, первый выход операционного блока соединен с первым входом девятого элемента «И, выход которого объединен с выходом седьмого элемента «И и подключен к второму входу оперативного запоминающего блока, второй выход операционного блока соединен с первым входом десятого элемента «И, второй вход которого объединен с первыми входами пятого и одиннадцатого элементов «И, выходы десятого и одиннадцатого элементов «И подключены к соответствующим входам адресного регистра программатора, выход щестого элемента соединен с вторым входом операционного блока, соответствующие выходы программатора подключены к пятому входу адресного программатора, к вторым входам первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и одиннадцатого элементов «И, к третьим входам десятого элемента «И и оперативного запоминающего блока, отличающееся тем, что, с целью повышения быстродействия устройства и расширения его функциональных возможностей, в него введены индикатор переполнения элементы «И, причем третий выход Операционного блока через индикатор переполнения подключен к первым вхоам двенадцатого и тринадцатого элементов «И, выходы которых подключены соответственно к третьему входу операционного блока и к четвертому входу адресного регистра программатора, второй вход тринадцатого элемента «И подключен к первым входам четвертого и пятого элементов «И, вход решаюпдего блока через четырнадцатый элемент «И подключен к третьему входу буферного запоминающего блока, а соответствующие выходы программатора соединены с вторыми выходами двенадцатого и четырнадцатого и с третьим входом тринадцатого элемента «И.

Вконая

ФиъЛ

sT Т,

fy

f / 2 C Cn-r Г/