Микропрограммное устройство управления Советский патент 1975 года по МПК G06F9/16 

такте, считывается из блока памяти в предыдущем такте. Поэтому к началу каждого такта подготовлены сигналы, определяющие его длительность. Так, если в тактах не гребует:с9 выполнить «тяжелые режимы работы для некоторых блоков, то ни один из выходов дещифраторов 5 полей 4, подключенных к блоку управления 6 длительностью микропрограммного такта, не будет возбужден и оп разрещит прохождение сигнала с выхода ko линии задержки 7. При этом занесение в адресный регистр 1, чтение по этому адресу микрокоманды из блока памяти 2 в регистр 3 с последующей выработкой соответствующих управляющих сигналов (микроопераций) будет происходить через время, равиое длительности обычного такта (фиг. 2). Если считанная микрокоманда содержит микрооперации, задающие выполнение «тяжелых режимов работы, т. е. когда будет возбужден хоть один из выходов /1, In дешифраторов 5 полей 4, блок управления 6 длительностью микропрограммного такта разрешит прохождение сигнала с соответствующего из выходов ki, kn линии задержки 7. Поэтому длительность такта увеличится и будет определяться временем задержки (ti, Тр) той же секции задержки 7, выход которой иодключеи через блок управления 6 длительностью микропрограммного такта к входу схемы «НЕ 8, т. е. длительность такта станет равной или . При появлении сразу нескольких запросов на «длинный такт блок управления 6 длительностью микропрограммного такта определит их приоритет и будет выработан такт, равный по длительности циклу более «медленного из запускаемых блоков.

После окончания «длинного такта при отсутствии повторных запросов на него, блок Зправления 6 переключится на обычный такт Го.

Для нормальной выработки тактовых сигналов это переключение производится в момеит времени, когда на- всех выходах линии задержки присутствуют одинаковые уровни (на фиг. 2 - пер), например, сигналом с выхода

kn линии задержки 7.

Предмет изобретения

Микропрограммное устройство управления, содержащее блок памяти микропрограмм, подключенный к адресному регистру и регистру микрокоманды, дешифраторы, соединенные с регистром микрокоманды, линию задержки и логические схемы, отличающееся тем, что, с целью расширения функциональных возможностей, оно содержит блок управления длительностью микропрограммного такта, входы которого соединены с соответствующими выходами дешифраторов и линий задержки, а выход блока подключен к синхронизирЗющему входу адресиого регистра и через схему «НЕ - к входу линий задер кки.

i,

11:

11