1
Изобретение относится к области вычислительной техники и может быть использовано в снециализированных вычислительных машинах.
Известны устройства для .ия, содержащие п последовательно соединенны х в кольцо шинами переноса двоично-десятичных декад суМматорО|В, Д-триггеры, элементы «ИЛИ, эле1менты «И и задержа и. При этОМ выходы каждой декады через элементы задержки подключены к схеме анализа переполнения. Выход схемы анализа переполнения подключен к одному из входов эле:ментоБ «ИЛИ первой и второй грунлы, другие входы которых объединены между собой и подключены к выходу элемента «И первой группы. Один нз входов элемента «И первой лрутпы соединен с выходом эле|Мента «И второй группы, входы которого соединены с выходами элементов задержки младшего и старшего разрЯдов двоично-десятичной декады сумматора. Входы двоично-десятичной декады через третью группу элементов «ИЛИ связаны с выходами третьей группы элементов «И, одни из входов ;которых подключены к шине управления, а другие - к выходным шинам сумматора.
Однако такие устройства имеют невысокое быстродействие, так как требуют многократного применения тактов коррекции.
Описываемое устройство отличается тем, что в нем шина переноса каждой двоично-десятичной декады сумматора соединена со входом Д-триггера, выход которого соединен с третьим входом второго элемента «ИЛИ. Выход же второго элемента «ИЛИ подключен через четвертый элемент «И, другой вход которого соединен с другой управляющей шиной, ко входам третьей группы элементов «ИЛИ второго и третьего разрядов двоично-десятичной декады. Другой вход первого элемента «И каждой i-й двоично-десятичной декады сумматора соедннан с выходом первого элемента «ИЛИ (i-1)-й декадьг, где 1 2, З...П, а вход первого элемента «И первой декады 1соединен с выходом элег мента «ИЛИ п-й декады.
Это позволяет существенно повысить быстродействие устройства для сложения.
На чертеже представлена функциональная схема предлагае:мого устройства, состоящего из п последовательно соединенных в кольцо шинами переноса двопчно-десятпчных декад су.мматоров 1, элементов задержки 2, схем 3 анализа переполнения декады, элементов «И 4, 5, 6, 7, элементов «ИЛИ 8, 9, 10, Д-триггеров 11 запоминня переноса в следующую декаду и знакового разр(яда 12. Элементы 1 -11 составляют декаду сумматора.
Выходы элементов задержки 2 каждой декады подключены ко входам схемы 3 анализа переполнения декады. Выход схемы 3 переполнения каждой декады соединен -с одним из входов элемента «ИЛИ 8 « элемента «ИЛИ 9. Другие входы элементов «ИЛИ 8, 9 каждой декады объединены между собой и подключены к выходу элемента «И 4. Выход элемента «ИЛИ 8 соединен с одним из входов элемента «И 5. Вторые входы элементов «И 5 объединены между собой по всем декадам общей шиной 13. Выход элемента «И 5 каждой декады через элементы «ИЛИ 10 подключен ,ко входам второго и Третьето разрядов дво-ично-десятичной декады суммато.ра 1. Шина переноса -из каждой декады в следующую подключена ко входу Д-триггера 11, выход которого .подключен ко входу элемента «ИЛИ 8. Выходы элементов задержек 2 старщего и м,ладщего разр-ядоБ каждой декады подключены ко входам элемента «И 6. Выход элемента «И 6 каждой декады- соединен с одним из входов элемента «И 4. Второй вход элемента «И 4 каждой декады, за исключением младшей, соедине-н с выходом элемента «ИЛИ 9 из предыдущей декады, а вход элемента «И 4 младшей декады - с выходом элемента «ИЛИ 9 самой старшей декады.
Входы 14 элементО|В «И 7 служат для подачи слагаемого в сумматор. Вторые входы элементов «И 7 объединены- по всем декадам общей шиной 15.
Предлагаемое устройств-о работает следующим обр-азом.
В пер|Вый такт на щину 15 поступает сигнал сложения, управляющий процессом суммирован-и-я содержимого сумматора со значением кода слагаемо-го, поданного на входы 14 элементов «И 7. В этот же такт устанавливают-ся в единичное состоя-н,ие Д-триггеры 11 тех декад, в к-оторых образовался перенос в следующую декаду.
Во второй такт на шину 13 поступает сигнал коррекции результата суммирования. Коррекция результата в декаде П|ро-из1вод1ится в одном из четьгр-ех случаев.
1.Если в результате суммирован-ия в декаде про-изошло переполнение, т. е. в декаде значение кода больше девяти. В этом случае сигнал со схемы 3 анализа переполнения декады будет подан через элемент «ИЛИ 8, элемент «И 5 на входы элементов «ИЛИ
10 второго и третьего разрядов двоичио-десятичной декады сумматор.а.
2.Если в рез-ультате суммирования из данной декады образовался перен-ос в следующую декаду. В этом случае Д-триггер 11 зап-оминания переноса будет уста.новлен в ед-иличное состояние. Сигнал с единично-го выхода Д-триггера 11 через элемент «ИЛИ 8
и элемент «И 5 поступит на входы элементов «ИЛИ 10 второго и третьего разрядов двоично-десятичНой декады сумматора.
3.Если в данной декаде результат суммирования оказался рав-ны-м девяти, а в предыдущей младшей декаде произошло переполнение, тогда с выхода элемента «И 4 данной декады сигнал коррекции через элемент «ИЛИ 8, элемент «И 5 поступит на входы элементов «ИЛИ 10 второго и третьего разрядо1В двоичио-десятичной декады сумматора. Иоя1влен-ие сигнала коррекции на выходе элемента «И 4 обусловлено появлением на входах элемента «И 4 сигналов с выхода элемента «И 6 данной декады и с выхода элемента «ИЛИ 9 предыдущей младшей декады.
4.Если в данной декаде и в нескольких подряд предыдущих декадах результат суммирования оказ.ался равным девяти, а в предыдущей перед упо-мянутыми выше декадами оказал-ось п-ереполнение, тогда также на входы элементов «ИЛИ 10 второго и третьего разрядов данной декады ч-ерез элемент «ИЛИ 8 и элемент «И 5 поступит сигнал с выхода элемента «И 4 данной декады.
Из приведенных выше условий коррекции видно, что число, корректирую-щее результат суммирован-ия в данном устр-ойстве, формируется в момент присутствия сигнала коррекции на шине 13.
Таким образом, в отличие от известных ранее двоично-десятичных сумматор-ов, в которых количество тактов коррекции менялось от одного до п-1, где п - число декад сумматора, в предлагаемом устройстве количество тактов коррекции результата суммирован-ия равно единице. Это существенно повышает быстродействие двоично-десятичного сумматора.
Ф о- р м у л а и 3 Qi б р е т е н и я
Устройство для сложения, содержащее п п-осл-едовательно соединенных в кольцо шинами переноса двоично-десятичных декад сумматоров, причем выходы каждой из двоично-десятичных декад -сумматоров через элеме-нты задержки соединены со входами схемы анализа перелолнен-ия, выход которой соединен с одним из входов первого и второго элементов «ИЛИ, другие входы которых объединены между собой и соединены с выходом первого элемента «И, одни из входов которого соединен с выходом второго элемента «И, входы -которого соединены с выхода-ми элементов задерж-ки старшего и младшего разрядов двоич-но-десятичной декады сум-матора, входы которой через третью группу элементов «ИЛИ связаны с выходами третьей группы элементов «И, одни из входов которых подключены к шине управления, а другие - к входным шинам устройства, Д-триггер, элемент «И, отличающееся тем, что, с целью повышения быстр-одейств1ия устройства, в нем шина переноса каждой двоично-десятичной декады сумматора соединена со входом Д-триггера, выход
которого соединен с третьим входом второго элемента «ИЛИ, выход которого подключен через четвертый элемент «И, другой вход которого соединен с другой управляющей шиной, ко входам третьей группы элементов «ИЛИ второго и третьего разрядов,
а другой вход первого элемента «И каждой t-й двоично-десятич.ной декады сумматора соединен с выходом .первого элемента «ИЛИ (i-1)-й декады, где , З...П, а вход перБого элемента «И первой декадьг -с выходом первого элемента «ИЛИ п-й декады.
название | год | авторы | номер документа |
---|---|---|---|
ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР | 1972 |
|
SU421007A1 |
Преобразователь двоичного кода в двоично-десятичный | 1987 |
|
SU1501276A1 |
Преобразователь кодов | 1978 |
|
SU744548A1 |
Преобразователь двоичного кода угла в двоично-десятично-шестидесятиричный код градусов,минут,секунд | 1980 |
|
SU960791A1 |
СЧЕТЧИК ИМПУЛЬСОВ С ВИЗУАЛЬНОЙ ИНДИКАЦИЕЙ | 1972 |
|
SU430510A1 |
Устройство для суммирования двоично-десятичных кодов | 1977 |
|
SU684542A1 |
Устройство для поиска чисел в заданном диапазоне | 1982 |
|
SU1116426A1 |
Устройство для извлечения квадратного корня | 1984 |
|
SU1234831A1 |
Устройство для сложения п-разрядныхдЕСяТичНыХ чиСЕл | 1979 |
|
SU824203A1 |
Счетное устройство | 1984 |
|
SU1210221A1 |
Авторы
Даты
1975-10-15—Публикация
1973-09-13—Подача