Устройство для обработки и сжатия информации Советский патент 1984 года по МПК G06F15/00 

вого, второго и третьего сумматоров са четвертого сумматора является объединены и являются входом логичес- входом логической единицы устройкого нуля устройства, а вход перено- ства.

1101832

УСТРОЙСТВО ДЛЯ ОБРАБОТКИ И СЖАТИЯ ИНФОРМАЦИИ,.содержащее регистр текущей выборки, прямой информационньй выход которого соединен с информационным входом буферного блока памяти, адресный вход которого подключен к выходу мультиплексора, первый вход которого соединен с информационным выходом счетчика адреса записи, установочный вход которого объединен с установочным входом счетчика адреса считывания и является входом начальной установки нуля устройства, выход первого элемента задержки подключен к входу второго элемента задержки и входу управления считыванием буферного блока памяти, информационный выход которого является информационньи выходом устройства, выход второго элемента/ задержки соединен с синхровходом счетчика адреса считьшания, информационньм выход которого подключен к второму входу мультиплексора, управляющий которого объединен с входом первого элемента задержки и является входом синхронизации опроса устройства, информационный вход регистра текущей выборки является информационным входом устройства, первый и второй сумматоры, элемент ИЛИ, отличающееся тем, что, с целью упрощения устройства, оно содержит третий VI четвертый сумматоры, первый и второй регистры и элемент И, выход которого соединен с входом управления записью буферного блока памяти, синхровходом счетчика адреса записи и синхро.входами первого и второго регистров соответственно, инверсный информационный и прямой информационный выходы которых соединены с первыми входами соответственно первого и второго сумматоров, выходы переноса которых подключены соответственно к первому и второму входам элемента (Л ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого объединен с синхровходом регистра текущей выборки и является входом синхронизации устройства,, прямой информационный вьЬсод регистра текущей выборки подключен к второму входу первого сумматора и первому входу третьего сумматора, выход которого соединен с информационным входом первого регистра, установочный вход которого объединен с установочным входом второго регистра и образует вход начальной установки нуля устройства, инверсный информационньм выход регистра текущей выборки соединен с вторым входом второго сумматора и первым входом четвертого сумматора, выход которого подключен к информационному входу второго регистра, вторые входы третьего и четвертого сумматоров являются соответственно первым и вторым входами задания параметра устройства, входы переноса пер

Изобретение относится к информационно-измерительной и вычислительн технике и может быть использовано д сжатия информации в многоканальных телеметрических системах с временнь разделением каналов. Известно устройство для обработк и сжатия информации, содержащее регистр текущей выборки, регистр числ сумматор, оперативную память со счетчиками адреса, элементы И,ИЛИ Недостатком такого устройства яв ляется низкое быстродействие, обусловленное двумя последовательными операциями сравнения,приводимыми дл каждой выборки входного сигнала. Наиболее близким по технической сущности и достигаемому результату к -изобретению является устройство для обработки и сжатия информации, состоящее из k-разрядного регистра текущей выборки, выход которого соединен с первым входом сумматора, старшие k-a-прямых и инверсных выходов которого подключены к входам элементов И-НЕ, выходы которых подключены к входам элемента ИШ., к третьему входу которого подключен выход схемы сравнения, к первым вхо дам которой подключены оставшиеся а-младших разрядов регистра текущей выборки, а к вторым - прямые и инве сные шины апертуры, буферного опера тивного запоминающего устройства и адресных счетчиков, выходы которых через мультиплексор соединены с адресными входами буферного запоминаю щего устройства 2j. Низкое быстродействие известног устройства обусловлено двумя операциями сравнения, первая из которых осуществляется над k разрядами, где k. - разрядность поступающих выборов x(t), а вторая - над а разрядами, где а - разрядность максимальной апертуры . Поскольку , то ,следовательно, время выполнения операций сравнения в в одном такте определяется как c-(k+a)i;o (2k-1)%, где OQ - время выполнения операции суммирования для одного разряда выборки. Время Т обработки одной выборки для Э.ТОГО устройства определяется выражениемТ 2., (k+a) + мак. гдevg, - время записи в буферном оперативном запоминающем устройстве ; р/2 - время записи в параллельный регистр числа. Целью изобретения является упрощение устройства. Поставленная цель достигается тем, что устройство, содержащее регистр текущей выборки,, прямой информационный выход которого соединен с информационным входом буферного блока памяти,адресный вход которого подключен к выходу мультиплексора, первьй вход которого соединен с информадионHbiM выходом счетчика адреса записи, установочный вход которого объединен с установочным входом счетчика адреса считьшания и является входом начальной установки нуля устройства, выход первого элемента задержки подключен к входу второго элемента задержки и входу управления считыванием буферного блока памяти, информационный выход которого является информационным выходом устройства, выход второго элемента задержки соединен с синхровходом счетчика адреса считывания, информационный выход которого подключен к второму входу мультиплексора, управляющий вход которого объединоя с входом первого элемента задержки и является входом синхронизации опроса устройства, информационный вход регистра текущей выборки является информационным входом устройства, первый и второй сумматоры, элемент ИЛИ, содержит третий и четвертый сумматоры, первьй и второй регистры и элемент И, выход кото рого соединен с входом управления записью буферного блока памяти, синхровходом счетчика адреса записи и синхровходами первого и второго реги стров соответственно, инверсный информационньй и прямой информационный выходы которых соединены с первыми входами соответственно первого и второго сумматоров, выходы.переноса которых подключены соответственно к первому и второму входам элемента ИЛИ, выход которого подключен к первому входу элемента И, второй вход которого объединен с синхровходом регистра текущей выборки и является входом синхронизации устройства, прямой информационньй выход регистра текущей выборки подключен к второму входу первого сумматора и первому входу третьего сумматора, выход которого соединен с инфомационным входом первого регистра, установочньм вход которого объединен с установочным входом второго регистра и образует вход начальной установки нуля устройства,, инверсный информаци онный выход регистра текущей выборки соединен с вторым входом.второго сум матора и первым входом четвертого сумматора, выход которого подключен информационному входу второго регист ра, вторые входы третьего и четверто го сумматоров являются соответственн первым и вторым входами задания пара метра устройства, входы переноса пер вого, второго и третьего сумматоров объединены и являются входом логического нуля устройства, а вход пере носа четвертого сумматора являетсй входом логической единицы устройства На чертеже представлена блок-схем устройства для обработки и сжатия информации. Устройство для обработки и сжатия информации состоит из регистра 1 текущей выборки, вход которого являетс входом устройства, прямые выходы 2 которого подключены к первым входам (k+1-разрядного) сумматора 3, а инверсные выходы 4 регистра 1 подключены к первым входам .сумматора 5, вторые входы сумматоров 3 и 5 соответственно являются первым и вторым входами 6 и 7 задания параметров (прямой и инверсной апертуры), выходы сумматоров 3 и 5 подключены к входам регистра 8 и регистра 9 (k+1-разрядных) , инйерсные выходы регистра 8 подключены к первым входам (k+1-разрядного) сумматора 10, к вторым входам которого подключены прямые выходы регистра 1, прямые выходы регистра 9 подключены к входам (k+1-разрядного) сумматора 11, к вторым входам которого подключены инверсные выходы регистра 1, выходы переноса сумматоров 10 и 11 подключены к входам элемента ItOH 12, выход которого подключен к первому входу элемента И 13, второй вход которого является входом 14 синхронизации, который также подключен к синхровходу 15 рег.истра 1, входы 16 которого являются входами устройства. Выход элемента И 13 подключен к синхровходам регистров 8 и 9, входу 17 управления записью буферного блока 18 памяти и входу счетчика 19 адреса записи, выход которого подключен к первому входу мультиплексора 20, к второму входу которого подключен выход счетчика 21 адреса считывания. Вход 22 синхронизации опроса подключен к управляющему .входу мультиплексора 20 и к входу первого элемента 23 задержки, выход которого подк.шочен к входу 24 управления считыванием блока 18 и к входу второго элемента 25 задержки, выход которого подключен к входу счетчика 21, выход мультиплексора 20 подключен к адресному входу 26 блока 18, выход 27 котор-го является выходом устройства, к входам переноса сумматора 5 подключен вход 28 логической единицы, а к входу переноса сумматоров 3, 10 и 11 подключен вход 29 логического нуля, к входам 30 блока 18 подключены прямые выходы регистра 1, к установочным входам счетчиков 19 и 22, регистров 8 и 9 подключен вход 31 начальной установки нуля. Устройство работает следующим образом. В начальный момент (t 0) регистры 8 и 9, счетчики 19 и 21 сбрасываются импульсом по входу 31. Первая выборка Х(1) записывается с помощью импульса на входе 14 в регистр 1. На сумматорах 3,4,10 и 11 вычисляются соответственно У1(1),, У2(1), У3(1), В4(1), величины которых равны У1(1)- Х(1)+ ft ; У2(1) Х(1)-ь & +1 Х(1) -Л ; У3(1) Х(1)+Ф Х(1)+()Х(1)У4(1) Х(1) + Ф Х(1)(2 -1)-Х(1) Если Х(1) 0, то устройство ждет первой нулевой выборки. Если ХСО/О то возникают сигналы переноса на сум маторах 10 и 11, которые, пройдя через элемент ИЛИ 12, открывают элемент И 13 и пропускают синхроимпульс с входа 14, записьшающий Х(1) с выхо да 2 регистра 1 в блок 18, прибавляющий единицу к содержимому счетчика 19 и записывающий У1(1) и У2(1) с выходов сумматоров 3 и 5 в регистр 8 и 9 соответственно. Следующая выборка Х(2) также запи сывается в регистр 1, а на вькодах сумматоров 10 и 11 появляются числа У3(2) и.У4(2). У3(2) Х(2) + У1(1) (2)-(Х(1) + U )-1 (2)-ХП)-U-1 У4(2):;Х(2) + +У2(1) -Х(2)-1 + (Х(1)-й ) (Х(1)-Х(2) -Л - 1. Если УЗ(2) О или У4(2) О, то на выходе переноса од го из сумматоров 10 или 11 появляет ся сигнал, который, пройдя через элемент ИЛИ 12, открывает элемент И 13 и Х(2) записывается в блок 18, к содержимому счетчика 19 прибавляе ся 1 , а ,в регистры 8 и 9 записываются соответственно У1(2) и У2(2). Есл У3(2)., ,0 и У4(2) 40, то это означает, что (Х(2)-Х(1) 6 & и (Х{1)-Х(2): Д т.е. /Х(2)-Х(1) , сигнал переноса не возникает и элемент И 13 остается закрытым по первому входу, так как на обоих входах элемента ИЛИ 12 имеются нулевые сигналы. Следовательно, в регистре 8 всегда хранится величина ( и), а в регистре 9 - величина (), где X - величина последней неиз0ЫТОЧНОЙ выборки, и появление единицы на выходе элемента ИЛИ 12 следует из описанного и происходит только при выполнении условия Г X(i) - (х +U ) - 1 0 -X(i) + () - 00, а поскольку величины выборок X(i) целые положительные двоичные числа, то это условие эквивалентно условию неизбыточности выборки X(L):/X{i) . На входы 30 блока 18 поступает неравномерно во времени поток неизбыточных выборок X (L). Блок 18 служит для выравнивания этого потока во времени,, что осуществляется с помощью подачи импульсов опроса постоянной частоты по входу 22, которые, поступая на управляющий вход мультиплексора 20, подключают на адресный вход 26 блока 18 выход счетчика 21; задержавшись элементом 23 задержки на время, достаточное для установки адреса считывания, они поступают на вход 24 считывания блока 18 и на его выходе появляется записанная по поданному на вход 26 адресу выборка ) . Задержавшись вторым элементом 25 задержки на время, достаточное для выполнения блоком 18 операции считывания, они поступают на вход счетчика 21 и прибавляют к его содержимому 1, подготавливая адрес следующей, подлежащей считыванию, ячейки. Время выполнения всех операций при анализе одной выборки предлагаемым устройством определится временем параллельных операций сложения k+1разрядными сумматорами 10 и 11, 3 и 5 и наибольшей из величин интервалов времени, необходимых для выполнения операции записи буферного блока памяти 1 -5 q и временем ьр параллельно выполняемой записи в регистры 8 и 9 Т- (k + 1)t Таким образом, предлагаемое устройство проще- известного И/РШИ дает увеличение быстродействия по сравнению с прототипом на (а - 1 )о0 cj .