Устройство согласования ттл с мдп интегральными схемами Советский патент 1976 года по МПК H03K19/00 

ходе ТТЛ схемы соответствует логическому О. При этом транзисторы 5 и 6 зак , а транзисторы 4 и 7 открыты; потенциалы Ни выходах О и 11 равны -t-lOa и ОБ соответственно и состояние схемы устойчиво.

При изменении логического уровня на на выходе ТТЛ схемы с логического О на логическую транзистор 5 открываетCHi а транзистор 7 закрывается. Открытые транзисторы 4 и 5 образуют делитель, и напряжение на выходе 1О быстро изменяется до уровня, определяемого отношением крутизны транзисторов 4 и 5. На выходе 1 1 напряжение изменяется значительно мед|леннее, так как оба транзистора 61 и 7 закрыты. При правильном выборе крутизны тронзистороЕ 4 и 5 (6 и 7) установившее- ся значение напряжения на выходе 10 должно быть меньше напряжения отпиранияр-ка HrwibHf.ix транзисторов 4 и 6, при достижении которс го транзистор 6 открывается и начинает изменяться напряжение на выходе 11. Это изменение передается на затвор транзистора 4 и он закрывается, напряжени

на i-ibixone 1 О уменыпается и траиаисччэр (3 еще больше открываетси. В схеме происходит регенеративный процасс, который приводит к установлению на выходах 10 и 11 уровней ОБ и н-10в соотзетственьо. Переключение схемь в противоположное состояние происходит аналогичным образом. Формула и 3 о б р е т е н и я

Устройство согласования ТТЛ с МДП интегральньми схемами, содержащее входной МДП-транзистор к инвертор на дополняющих МДП-транзисторах, отличающее - с я тем, что,с целью повышения надежнос ти и уменьшения потребляемой мощности, в него введены два дополнительных инвертора 1на дополняющих М ЦП-транзисторах, затвор р -кана.чьного транзисгора первого дополнительного инвертора соединен с выходом второго дополнительного инвертора, а затворР -канального транзистора второго дополнительного инвертора - с выходом п,;рвого дополнительного инвер- ора, затворы ft -канальных транзисторов первого и второго дополнительных инверторов соединены со входом и выходом инвертора соответственно.

4 Л ,