Дискретный синхронизатор Советский патент 1976 года по МПК H03B3/04 H04L7/02 

1

Изобретение относится к радиотехнике и может использоваться в радиотехнических импульсных системах при приеме дискретной информации.

Известен дискретный синхронизатор, содержащий последовательно соединенные задающий генератор, схему добавления-вычитания, делитель частоты, фазовый дискриминатор, к другому входу которого подключен входной блок, и реверсивный счетчик, выходы которого подключены к входам схемы добавления-вычитания Н задаюн его генератора, кроме того, выход делителя частоты подключен к одному из входов регенератора.

Однако в известном дискретном синхронизаторе не сохраняется постоянная полоса подстройки фазы.

Цель изобретения - сохранение постоянной полосы подстройки фазы.

Для этого в предлагаемый синхронизатор введены распределитель записи, блоки памяти ч узел усилителей-ограничителей, при этом выходы распределителя записи через соответствующие блоки памяти подключены к входам узла усилителей-ограничителей, выход которого подключен к входу входного блока, вход распределителя записи соединен с входом регенератора, а дополиительный выход реверсивного счетчика подключен к управляющему входу задающего генератора, выход которого подключен к синхронизирующим входам блоков памяти.

На чертеже приведена структурная схема предлагаемого дискретного синхронизатора.

Дискретный синхронизатор содержит последовательно соединенные задающим генератор 1, схему добавления-вычитания 2, делитель частоты 3 и фазовый дискриминатор 4. к другому входу которого подключен выход входного блока 5, а также реверсивный счетчик 6, выходы которого подключены к входам схемы добавления-вычитания 2, регенератор 7, один из входов которого подключен к выходу делителя частоты 3, и распределитель записи 8, выходы которого через соответствующие блоки памяти 9 подключены к входам узла усилителей-ограничителей 10, выходом подключенного к входу входного блока 5. Вход распределителя записи 8 соединен с выходом регенератора 7, а дополнительный выход реверсивного счетчика 6 подключен к управляющему входу задающего генератора 1, выход которого подключен к синхронизирующим входам блоков памяти 9.

Дискретный синхронизатор работает следующим образом.

Входной сигнал поступает на распределитель записи 8 и регенератор 7. В регенераторе

7 7 входной сигнал восстанавлнвается с по3

мощью синхроимпульсов с делителя частоты 3 до нормированной длительности и поступает па выход дискретного синхронизатора.

Распределитель записи 8 в моменты прихода фронтов входных посылок поочередно записывает в блоки памяти 9 фазу приходящего сигнала, которая запоминается блоками памяти 9. Число блоков памяти 9 нечетное.

В узле усилителей-ограничителей 10 импульсы с блоков памяти складываются, усиливаются и поступают во входной блок 5. Входпой блок 5 выделяет импульсы фронтов поступающих импульсов и выдает их на фазовый дискриминатор 4, который с помощью импульсов с делителя частоты 3 определяет величину и знак расфазировки между синхроимпульсами и входными посылками. Импульсы расфазировки с фазового дискриминатора 4 усредняются реверсивным счетчиком 6 и поступают на схему добавления-вычитания 2 для корректировки фазы синхронизирующих импульсов, которые получаются от деления частоты задающего генератора 1 делителем частоты 3.

Если частота задающего генератора 1 отличается от частоты манипуляции входного сигнала, то с реверсивного счетчика 6 на задающий генератор I поступает сигнал, подстраивающий частоту задающего генератора 1.

Формула изобретения

Дискретный синхронизатор, содержащий последовательно соединенные задающий генератор, схему добавления-вычитания, делитель частоты, фазовый дискриминатор, к другому входу которого подключен входной блок, и реверсивный счетчик, выходы которого подключены к входам схемы добавления-вычитания и задающего генератора, кроме того, выход делителя частоты подключен к одному из входов регенератора, отличающийся тем, что, с целью сохранения постоянной полосы подстройки фазы, введены распределитель записи, блоки памяти и узел усилителейограничителей, при этом выходы распределителя записи через соответствующие блоки памяти подключены к входам узла усилителейограничителей, выход которого подключен к входу входного блока, вход распределителя записи соединен с входом регенератора, а дополнительный выход реверсивного счетчика подключен к управляющему входу задающего генератора, выход которого подключен к синхронизирующим входам блоков памяти.