Вычислительная система Советский патент 1976 года по МПК G06J1/00 

Цель изобретения - повышение быстродействия вычислительной системы. Это достигается тем, что в предлагаемую вычислительную систему введены блоки памяти кодов настройки, памяти кодов управления и памяти кодов коммутации, п решающих блоков и коммутатор, соединенный двухсторонними 1шформациошгыми связя ми с каждым решающим блоком, подключенным другими информациоплыми входом и выходом к соответствующим выходу и входу блока памяти чисел, а управл5цощим входом - к второму выходу блока управления, соединенного двухсторонними связями с блоком памяти кодов управления, выход которого подключен к информационному входу цифровой вычислительной машины, адресный и информационный выходы которой соединены соответственно с адресными и информационными входами введеных блоков памяти. Вход каждого решающего блока подключен к соотБетствутошему выходу блока памяти кодов настройки, выход блока памяти кодов коммутации соединен с входом коммутатора, На чертеже покаэана блок-схема вычисл тельной системы. Блок-схема состоит из решающих блоков 1 ;| - Ij, соедш-1енных двухсторонними информационными связями с коммутатором 2, блока 3 памяти чисел, подключенного к дру гим информационным выходу и входу каждог решающего блока, 6jiOKa 4 управления, соединенного двухсторонними связями с блоком памяти чисел и блоком 5 памяти кодов управления, блока 6 памяти кодов настройки, каждый выход которого подключен к соответствующему входу каждого решающего блока, блока 7 памяти кодов коммутации, соединенного с входами коммутатора 2, цифровой вь числительноймаш1Шы 8, адресный 9 и информационный 10 выходы которой подключены к адресным входам блоков памяти чисел, памяти кодов управ;1ения, памяти кодов настройки, памяти кодов коммута ции, а информационньШ вход 11 соединен с выходами блока памяТН чисел и блока памяти кодов упрЭБления. Кроме того, первый управляющий выход блока 4 управления подклю чен к цифровой вычислительной машиье Ё, а второй - к управляющему входу каждого рэшающего блока. Решающие блокн 1,, - 1 предна-значены для выполнения операций интегрирования по разлищ1ым формулам, суммирования и т, д., а коммутатор 2, состоящий в основном из комбинированных схем, - для электронного соединения выходов и входов решающих бло ков в соответствии со структурной схемой набора задачи. Работа коммутатора 2 управляется блоком памяти кодов коммутации 7. Блок памяти чисел служит для приема (выдачи) параллельным кодом числовых данных в режиме обмена информацией решающих блоков 1J - 1 (-, с цифровой вычислительной машиной 8 и для использования ячеек памяти в качестве регистров сдвига соответствуюших решающих блоков 1 , - 1 (каждая ячейка памяти соединена выходом и входом с соответствующим решающим блоком) в режиме рещения. Блок 6 памяти кодов настройки осуществляет прием, хранение и настройку решающих блоков 1, - 1 г, на выполнение определенных операций. Выходы каждой ячейки блока памяти подключены к соответствующему решающему блоку. Блок 7 памяти кодов коммутации служит для приема, хранения кодов коммутации и настройки коммутатора 2 на соединение выходов и входов решающих блоков 1 Блок 5 памяти кодов управления выполняет прием конечных значений числовых данных или кодов, позволяющих задать время решения блоков 1, - 1,-| прием i-шформации о СОСТО5ШИИ рещающих блоков 1 , - 1 из блока управления 4 и выдачу этой информации в цифровую вычислительную маши- ну 8, Блок управления 4 осуществляет непосредственно взаимодействие с блоком 5 памяти кодов управления, синхронизирует работу блоков 1 , - 1 ;i ..определяет время их решения и формирует сигнал прерывания в цифровую вычислительную машину 8. В работе вычислительной системы можно выделить три основных режима: режим решения цифровой вычислительной машины 8; режим обмена данными решающих блоков 11 с цифровой вычислительной машиной 8; редким решения блоков 1 j - ,. Возможна па1эаллельная или последовательлая работа репающих блоков 1 - 1 ,-| и цифровой йизчислительной машины 8, которая определяется рслассом решаеглых , Р ассмотрйм в качестве примера последовательную совместную работу решающих блоков и цифровой вычислительной машины, зсгречающуюся при решении задач оптимального управления и математической физики, в KOTOpbiX решающие блоки рассматриваются как структурная подпрограмма для повышения производительности цифровой вычислительной машины в области численного реше- нпг, например, систем дифференциальных или алгебраических уравнений.

В первом режиме цифровая вычислительная машина 8 выполняет основную программу. Если при выполнении ОСНОЕЛСЙ программы встречается необходимость быстро решить систему дифференпиальных (алгебраических) уравнений, то пифровая вычислительная машина 8 делает обращение к решающим блокам, которое заключается в передаче чисел и кодов коммутации, настройки и управления в ячейки соответствующих блоков памяти чисел, пам5гги кодов коммутации, памяти кодов настройки, и памяти кодов управления.

Ввод кодов коммутации, управления и настройки может производиться один раз

на все время выполнения итеративного вычислительного процесса задачи. При переходе от одного итерационного цикла к другому при выполнении основной программы цифровая вычислительная машина 8 осуществляет только ввод (вывод) числовой информации в блок памяти чисел, причем запись чисел в блок памяти производится непосредственно в процессе выполнения цифровой вычислительной машиной арифметических действий. Это приводит к исключению затрат времени на передачу числовых данных из оперативного запоминающего устройства цифровой вычислительной маш1шы в блок памяти чисел,

После ввода исходной информации в блоки 3, 5, 6 и 7 запускаются блоки 1 , - l|i на решение задачи блоком 4 управления в соответствии с кодом управления, передан ным цифровой вычислительной машиной , в блок 5 памяти кодов управления. При этом происходит переключение цифровой вычислительной машины на выполнение другой программы.

В режиме решения блоков 1, - 11-, осу-ществляется одновременный сдвиг информации в ячейках блока памяти чисел тактовыми импульсами блока управления. Останов решения блоков 1 , - lf-| происходит при выполнении одного из трех условий; отрабатывает ся число шагов интегрирования, задаикое в ячейке лока 5 памяти кодов управ.;е1;ия: совпадают (в результате сравнения бпоком 4 управления) значения конечных пацаметро хранимых в ячейках блока 5 памяти, с текушими значениями, получаемыми в блгзке 3 памяти чисел в процессе решений, в результате сравнения разности текущих значеНИИ параметров блока памяти чисел с заданным кодом точности, хранимым в ячейке блка памяти кодов управления.

В результате останова решения блоков 1 J - 1 f блоком управления вырабатывается сигнал, который прерывает работу ци.фроБой

вычислительной машины надтекущей программой, и результаты решения блоков 1, - 1,.-,, полученные в блоке памяти чисел, используются цифрово вычислительной машиной 8 для продолжения выпо;1нения вычислений

по старой основной программе. Кроме того, цифровая вычнслпГельная машина может произвести считывание информации о состоянии решающих блоков 1, - I,, из блока памяти кодов управления.

Ф о р л- у л а изобретен и я

Вычислительная система, содержащая решающий блок, соединенный через блок памяти чисел с ннфорк ационными входом и выходом цифровой вычислительной машхшы, блок управления, соединенный двухсторонними cвязя Лi с блоком памяти члсел и подключенный первым и вторым выходом к управляющим входам соответственно цифровой вычислительной маш1шъ; п решающего блока, адресный вход блока памяти чисел подключен к адресному выходу цифровой вычислптепьнэй машины, о т л и ч а ю щ а я с я тем, что, с целью повыше.тш быстродействия, в нее введены блоки кодов настройки, памяти кодов управления и памяти кодов коммуташп, i; решающих блоков и коммутатор, соединеиньп : двухсторонними информацпо,:1ь;ми СВЙЗЯАШ с каждым решающим блоком, )1одключснль; 1 лругимп пнформационнымн входом ;; выходок; к соответствующим выходу )i Ехэ,цу блока памяти чнсел, а управляющим входом - к второму выходу блока упра1зления, сг.единениого двухсторонними связями с блоком пп лят1; кодов управления, выход KCrc-jjoro подключеп к 1шформа ционному входу цпировой вынпсллтельной машины, лдпесиь;й ;; инфорк:ац1 онный выхо- дь которой сэедияе:ы сэответствепно с адресными и Ш1фор ;б1и-1опны п1 входами введенных блокоз памятг. вход каждого решающего блока подключоп iv соот1зетствующему выходу б, .ятк кэдэв настройки, выход блока ruix.fir::. 1-:лдэБ ко мутац11И соедине с входом ;.ON-NiyTaT; pa

Источники 1чнфо1)м;:и;и1. принятые во внимание при экспсртлзо;

1,Патент К 3 419711, кл, 235150. 31, 196С,

2.Авт, ев, Ь 224910, G 06 J 1/ОО 23,09„й6,.

3.Авт„ СБ.. 1о5068, 006 7 1/00, 02„07„62.

4,Майоров ffi :, Э i /KTpoH}ibc цифровые ifflTerpMpjK)iiii;e KTUL:.;;:,U А,, , 1962