Запоминающее устройство Советский патент 1977 года по МПК G11C11/00 

менное обращение, к двум ячейкам ламяти, о«о имеет более Вогсокое быстродействие.

Однако область применения этого запоминающего устройства ограничена из-за невозможности регулировки длительности цикла без изменения частоты следования тактовых импульсов.

Цель изобретения - расширение области Прим еиения устр ойств а.

Это достигается тем, что е предлагаемое устройство введены последовательно соединенные блок задания . импульсов различной длительности и блок сравнения, а также дополнительные элементы И, одни из входов которых соедиибны с выходами распределителя. Входы дополнительных элементов И соединены с управляющим входом распределителя и выходом блока сравнения, входы которого соединены с другими выходами распределителя. Выходы дополнительных элементов И подключены к другому входу neipBoro регистра.

На чертеже представлена функциональная схема устройства.

Запоминающее устройство содержит накопитель 1, выполненный на регистрах, распределитель 2, блок 3 задания импульсов различной длительности, блок сраВнения 4, основные элементы И 5 и дополнительные элементы И 6. Перед началом работы ЗУ ячейки накопителя 1 и распределитель 2 устанавливают в нулевое состояние, а в блок задания импульсов различной длительности записывают код длительности цикла задерлжи.

При работе ЗУ на информационные входы ячеек .памяти накопителя 1 поступают информационные слова, а на вход распределителя 2 - тактовые импульсы. Импульс с выхода распределителя 2 поступает на первый вход управления соответствующей ячейки памяти пакопителя 1 и на второй вход управления .следующей ячейки памяти данного накопителя. При этом производится запись очередного информационного слова в соответствующую ячейку памяти и считывание задержанного информационного слова (во втором и по.следующих циклах) из следующей ячейки .памяти. Сигналы с выходов распределителя 2 поступают на вторые входы блока сравнения 4, на первые входы которого подаются сигналы с .выходов блока задания импульсов различной длительности. При совпадении кодов, поступающих на входы блока сравнения, на его выходе формируется сигнал, который поступает на вторые входы элементов И 6 и на управляющий вход распределителя 2. Элемент И 5, на перво,м входе которого в этот

момент действует сигнал с .выхода распределителя 2, пропускает этот сигнал на второй вход управления первой ячейки памяти «аколителя 1. При этом производится запись очередного информационного слова в соответствующую ячейку памяти, и считывание информации из следующей и первой ячеек памяти накопителя 1. Одновременно распределитель 2 сигналом с выхода -блока сравнения

4 приводится в исходное состояние, а при поступлении следующего тактового импульса формирует сигнал на первом выходе, разрешая запись очередного информационного слова в п&рвую ячейку памяти и считывание информации из второй ячейки памяти накопителя 1.

Для исключения сбоев в работе ЗУ за .счет гонок сигнал на управляющий вход распределителя 2 .может подаваться с задержкой.

Предлагаемое запомина.ющее устройство, имеющее блок задания импульсов различной длительности, блок сравнения и элементы И при новых связях, обеспечивает получение регулируемой задержки. Это позволяет расщирить область применения устройства, в ряде случаев сократить количество ЗУ задержки, используемых в аппаратуре, повысить oneipaтивность работы такой аппаратуры и обеспечить Практически все потребности .по длительности задержки при использовании опраниченного числа типов таких ЗУ, имеющих максимальное лри заданной элементной базе быстродействие.

Формула изобретения

Запоминающее устройство, содержащее накопитель, выполненный на регистрах, одни из входов которых подключены к выходам основных элементов И, выходы регистров подсоединены к выходам устройства, .одни из входов элементов И соединены с выходами распределителя, и с другими входами регистров, кроме первого регистра, другие входы элементов И подключены ко входам устройства, отличающееся тем, что, с делью расширения области применения устройства, в него введены последовательно соединенные блок задания импульсов различной длительности и блок сравнения и дополнительные

элементы И, одни из входов которых соединены с выхода-ми распределителя, входы дополнительных элементов И соединены с управляющим входом распределителя и выходом блока сравнения, входы .которого соединены с другими выходами распределителя, выходы дополнительных элементов И подключены к другому входу Первого регистра.

-