гического олока подключены к входам элементов ИЛИ соответственно нервой, второй и третьей групн элементов ИЛИ логического блока, выходы которых подсоединены к входам соответственно первого, второго и третьего регистров.
На чертеже представлена схема устройства.
Опа содержит блок 1 сравнения, на информационные входы которого подаются модули двоичных чисел А н В. Выходы блока сравнения , А В, подключены к входам логического блока 2. Триггер 3 признака операции, служащий для задания операции сложения (вычитания) подсоединен к входам логического блока, выходы логического блока - к регистрам 4, 5 и 6. Выходы регистров 4 и 5 подключены к схеме 7 сравнения, выход схемы 7 сравнения - к первому входу элемента И 8. Выход генератора 9 подсоединен к второму входу элемента И 8, а выход элемента И 8 - к входам регистров 5 и 6.
Логический блок 2 состоит из элементов И и ИЛИ. Первые входы элементов И 10 и 11 соединены с первым выходом блока 1 сравнения (), а вторые входы - с единичным и нулевым выходами триггера 3 признака операции. Иервые входы элементов И 12 и 13 подключены к второму выходу блока сравнения (), а вторые входы - к единичному и нулевому выходам триггера 3 признака операции. Входы элемента И 14 соединены соответственно с третьим выходом блока сравнения (А В) и нулевым выходом триггера нризнака операции. Входы элемента ИЛИ 15 связаны с выходами элементов И 11 и 14, входы элемента ИЛИ 16 - с выходами элементов И 10 и 13, входы элемента ИЛИ 17 - с выходами элементов И И, 12 и 14. К первым входам групп элементов И 18, 19 и 20 подключены информационные входы числа А, а к первым входам групп элементов И 21, 22 и 23 - информационные входы числа В. Вторые входы групп элементов И 18, 19, 20, 21, 22, 23 соединены соответственно с выходами элементов И 13, 10, элементов ИЛИ 17, 15, элемента И 12 и элемента ИЛИ 16. Выходы групп элементов И 18 и 21, 19 и 22, 20 и 23 подключены соответственно к входам групп элементов ИЛИ 24, 25, 26, выходы ко: торых подсоединены соответственно к входам регистров 6, 5, 4.
Устройство работает следующим образом.
При вводе модулей чисел А к В последние сравниваются на блоке 1. На одном из входов этого блока возникает потенциал, соответствующий результату сравнения: , либо А В, либо .
В зависимости от результатов сравнения этих чисел и вида арифметического действия (сложение или вычитание), задаваемого триггером 3 признака операции, числа через логический блок 2 записываются в соответствующие регистры 4, 5 и 6 при наличии сигнала «Пуск. Возможные комбинации ввода чисел в эти регистры показаны в таблице.
Анализируя комбинации ввода чисел в регистры, видно, что при сложении в регистр 6 вводится большее число, а в регистр 4-меньшее. Таким образом, при сложении чисел повыщается быстродействие арифметического устройства.
При вычитании в регистр 4 автоматически вводится больщсе число, а в регистр 5 - меньщее.
Как при сложении, так и при вычитании регистры, в которые не введены числа, устанавливаются в нулевое состояние.
Коды чисел, записанные в регистрах 4 и 5, поразрядно сравниваются схемой 7, на выходе которой появляется разрещающий потенциал, если коды чисел не совпадают; этот потенциал открывает элемент И 8 и импульсы из генератора 9 поступают в регистры 5 и 6 до тех пор, пока код числа в регистре 5 не станет равным коду числа в регистре 4. При этом сигналом со схемы 7 сравнения закрывается элемент И 8 и поступление импульсов в регистры 5 и 6 от генератора 9 прекращается. Результат операции зацисывается в регистр 6.
Одновременно с блока 1 сравнения поступает на индикацию результат сравнения модулей чисел А и В.
Предлагаемое арифметическое устройство является одной из составных частей проектируемой автоматизированной системы контроля (АСК) параметров изделий, где используется для управления механизмом задания углового перемещения объекта контроля. Согласно предварительным расчетам, годовой экономический эффект от внедрения АСК напредприятиях отрасли составит 400 тыс. руб
Формула изобретения
Арифметическое устройство по авт. СЕ. 394785, отличающееся тем, что, с целью увеличения быстродействия, в него введены блок сравнения, триггер нризнака операции
и логический блок, состоящий из элементов И и ИЛИ, причем первые входы первого и второго элементов И логического блока подключены к первому выходу блока сравнения, вторые входы соединены соответственно с единичиым и нулевым выходами триггера признака операции, первые входы третьего и четвертого элементов И логического блока соединены с вторым выходом блока сравнения, вторые входы соединены соответственно с едияичным и нулевым выходами тритгера признака операции, нулевой выход которого соединен с первым входом пяуого э;;смс1;;а И, второй вход которого подключен к третьему выходу блока сравнения, входы первого элемента ИЛИ подключены к выходам второго и пятого элементов И логического блока, входы второго элемента ИЛИ - к выходам первого и четвертого элементов И, входы третьего элемента ИЛИ - к выходам второго, третьего и пятого элементов И, входы первого числа подключены к входам блока сравнения и к первым входам элементов И первой, второй и третьей групп элементов И логического блока, к первым входам элементов И четвертой, пятой и шестой групп элементов И которого подключены входы второго числа, которые подключены также к другим входам блока сравнения, вторые входы элементов И четверTofi, первой, пятой, второй, шестой п третьей ,i элементов И логического блока соедиiiviibi соответственно с выходами первого элемента ИЛИ, четвертого элемента И, третьего
элемента И, первого элемента И, второго элемента ИЛИ, третьего элемента ИЛИ логического блока, выходы элементов И первой и четвертой, второй и пятой, третьей н шестой групп элементов И логического блока подключены к входам элементов ИЛИ соответственно первой, второй и третьей групп элементов ИЛИ логического блока, выходы которых подключены к входам соответственно первого, второго и третьего регистров.
Источники информации,
принятые во вннмание при экспертизе 1. Авторское свидетельство СССР №394785, кл. G 06F 7/50, 1971.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для сложения и вычитания | 1979 |
|
SU817710A1 |
АССОЦИАТИВНЫЙ ПРОЦЕССОР | 1988 |
|
SU1521118A1 |
СПОСОБ И УСТРОЙСТВО СУММИРОВАНИЯ И ВЫЧИТАНИЯ ДВОИЧНО-ДЕСЯТИЧНЫХ КОДОВ | 2008 |
|
RU2389064C1 |
Многоканальное операционное устройство | 1982 |
|
SU1124292A1 |
Устройство для сравнения импульсно кодированных чисел | 1976 |
|
SU651338A1 |
Отсчетное устройство | 1976 |
|
SU661548A1 |
Устройство для распределения заданий процессорам | 1989 |
|
SU1837287A1 |
Устройство для сжатия и восстановления информации | 1983 |
|
SU1149295A1 |
Микропрограммируемый векторный процессор | 1987 |
|
SU1594557A1 |
Устройство для исправления ошибок | 1990 |
|
SU1783622A1 |
Авторы
Даты
1977-09-30—Публикация
1976-03-12—Подача