Постоянное запоминающее устройство Советский патент 1977 года по МПК G11C17/00 

pa соответственно к разрядной шине X н чнслевой шине У.

При подаче на входы 2-4 и б-8 адресного кода выборки на одной пя числовых шин 13 возникает высокий уровень наиряжепия, а на одной или более разрядны ч шин 16 создается режим высокого выходного соиротивления. При наличии генератора тока как элемента связи накопителя выбранная числовая шина

13оказывается соединенно с разрядными шинами 16 и базами ключевых транзисторов 14. Ключевые транзисторы открываются и на выходах накопителя появляется низкий уровень напряжения. Если связь между выбранной числовой шиной 13 и разрядными шинами 16 отсутствует, т. е. генератор тока оборван, то соответствуюшие ключевые транзисторы 14 оказываются закрытыми, что соответствует высокому уровню напряжения на выходах накопителя. Таким образом, наличие или отсутствие генератора тока в качестве элемента связи между числовыми и разрядными шинами накопителя позволяет записывать логические уровни «О и «1.

В схеме, приведенной на фиг. 2, при появлении на одной из числовых шии 13 высокого уровня напряжения база-эмиттерные переходы транзисторов 15 окажутся смешенными в прямом направлении. Если разрядные шины, с которыми соединены колекторы транзисторов 15 и база ключеных транзисторов 14 находится в режиме высокого выходного сопротивления, ток коллекторов транзисторов 15 поступает в базу ключевых транзисторов

14и на выходах накопителя появляется низкий уровень напряжения. Отсутствие транзнсгоров между выбранными числовой шиной 13 и разрядными шинами 16 исключает отпирание транзисторов 14, что соответствует высокому уровню напряжения на выходах накопителя 12. Таким образом, наличие или отсутствие транзисторов 15 в качестве элементов связи между числовыми и разрядными шинами накопителя позволяет записывать логические уровни «О и «1.

Предлол енное постоянное запоминаюш,ее устройство может быть реализовано по планарно-эпитаксиальной технологии, используемой при изготовлении полупроводниковых интегральных схем.

Формула изобретения

1.Постоянное запоминаюш,ее устройство, содержащее входные дешифраторы по координатам X и У, выходы которых подключены к срответствуюшим входам накопителя матричного типа, выходы которого подключены ко входам усилителей считывания, разрядные, числовые и выходные шины, отличающееся тем, что, с целью повышения надежности устройства, оно содержит ключевые элементы, например, п-р-п (р-п-р) транзисторы, базы которых подключены к разрядным шинам, коллекторы - к выходным, а эмиттеры - объединены.

2.Устройство по п. 1, отличающееся те.м, что элементы связи накопителя матричного типа выполнены в виде генератора тока.

Источники информации, принятые во внимание при экспертизе 1. Патент США № 3529299, кл. 340-173, 1973.

№

/

ЛЛ

;/

41

/4

-У

/JM-

/

y,