Устройство для анализа состояний логических узлов Советский патент 1978 года по МПК G06F11/00 

Описание патента на изобретение SU590744A1

тым входом -каждого последующего узла анализа И31ме еиня состояний объекта, вторые выходы узлов анализа изменения состояний объекта соединены со входами узла формирования ;кода адреса, выходы которого соединены с ВЫХОДНЫ1МИ шинами устройства, а поразрядные узлы анализа изменения состояний объекта содержат триггер, элемент И- ИЛИ-НЕ и элементы И-НЕ, ;причем вход установки в нулевое состояние триггера соединен с выходом элемента И-,ИЛИ-НЕ, входы которого соединены с выходом иервого элемента PI-НЕ, с четвертым и пятым входами узла соответственно, инфор.мацнонный и управляющий входы триггера соединены с выходами второго и третьего элементов И-НЕ соответственно, а его прямой и инверсный выходы соединены соответственно со входами первого и второго элементов И-НЕ, вход третьего элемента И-НЕ соединен с пятым входом узла, первый и второй входы узла соединены с другими входами первого и второго элементов И-НЕ соответственно, а третий и щестой входы узла через четвертый элемент И-НЕ соединены со входом второго элемента PI-НЕ. На фиг. 1 (Приведена функциональная схема устройства; на фиг. 2 - схема узла анализа; на фиг. 3 - временная диаграмма работы устройства. Предлагаемое устройство содержит регистр хранения состояний объекта /, регистр результата 2, поразрядные сумматоры по mod 2 Зь 32, Зз, ... 3„, узлы анализа изменения состояний объекта 4, 42, 4з, ... 4„, узел формирования кода адреса 5, блок управления 6. Узел анализа изменения состояний объекта (фиг. 2) содержит триггер 7, элемент И- НЛИ-НЕ 8, элементы И-НЕ 9, 10, И. 12. Устройство работает следующим образом. Сигналом по шине «сброс устройство устанавливается в исходное состояние. На входные шины устройства поступают сигналы О;, где t 0,1,2,... п, соответствующие состояниям элементов контролируе,мого логического узла. Разряды регистра хранения состояний объекта / соответствуют определенным выходным :контактам контролируемого узла и интерпретируют состояння соответствующих элементов. Снгнало м с блока управления 6 производится запись .первого слова состояния объекта в регистр хранения состояний объекта 1, с выхода которого сигналы поступают -la входы поразрядных сумматоров по mod 2 Зь 32, ... 3„. До тех пор, пожа на входных шинах сохраняются сигналы, записанные в регистр хранения состояний объекта /, на первом такте, на выходах поразрядных сумматоров по mod 2 сигналы сохраняют прежние значения, состояния ocTBvibHbix узлов не изменяются, и на выходе узла формирования кода адреса формируется число 0. Если до |МОмента лрихода на вход регистра хранения состояний объекта 1 очередного синхронизирующего импульса (СИ) изменится состояние одного или нескольких элементов объекта, то на выходе соответствующих норазрядных сумматоров по mod 2 3 появится сигнал, который с приходом фронта тактового си1гнала изменит состояние соответствующих разрядов регистра результата 2 Ь,-, где 1 0, 1,...,п. Таким образом, при изменении i-ro разряда слова состояния на выходе /-го разряда регистра результата 2 появится сигнал bi, соответствующий логической единице. НапрИ1мер, Л1 0 1 О 1 (1-й такт) 2 1 1 О 1 (2-й тает) Bj 1 О О О - интерпретирующее слово на регистре результата 2. Изменение состояния регистра результата 2 приводит .к тому, что с приходом следующего синхросигнала СИ с выхода блока управления 6 происходит зались в соответствующий узел анализа изменения состояний объекта 4 сигнала логической единицы и производится анализ изменений состояний объекта. Первым будет обработан старщий /-ый разряд интерпретирующего слова регистра результата 2. Это происходит потому, что все узлы анализа изменения состояний объекта 4, кроме узла старшего /-го разряда, в котором появилась логическая «1, заблокированы по входам PJ-I элементов И-НЕ 10 сигналом переноса с предыдущего разряда регистра результата 2, поэтому срабатывает только триггер 7 /-го узла изменения состояний объекта 4 самого старшего разряда, вырабатывается сигнал на входе узла фор лирования кода адреса 5, который формирует на выходных шинах число, соответствующее номеру этого /-го разряда. С приходом следующего синхросигнала через элемент И-ИЛИ-НЕ 8 производится установка выхода QJ триггера 7 /-го узла анализа изменения состояний объекта 4 в исходное состояние и снимается блокировка со входа последующего узла анализа изменения состояний объекта 4. Если состояние этого разряда соответствует логическому нулю, то разблокируется вход следующего узла анализа изменения состояний объекта 4 и т. д. Работа этого узла .понятна из приведенной на фиг. 2 функциональной схемы и временной диаграммы работы устройства, изображенной на фиг. 3. При проведении анализа последнего разряда регистра хранения состояний объекта устройство подготавливается к приему следующего слова состояния и его анализу. Время анализа состояний объекта определяется количеством изменивщихся букв в слове состояния. Быстродействие устройства повыщается по сравнению с устройствами с последовательным просмотром всех разрядов на каждом такте. Таким образом за время между двумя таковыми сигналами производится обработка сех букв интерпретирующего слова и послеовательно выдаются числа, значения которых соответствуют номерам разрядов, в которых произошло изменение состояния. Эти числа могут быть использованы как базовые адреса массивов данных, относящихся к этим разрядам, а следовательно и соответствующим элементам (выходам) объекта контроля. Тем самым обеспечивается анализ слов состояний логического узла, переход к соответствуюпдим программам обработки этих слов и проведению операций, определяемых изменением соответствуюш,их букв этих слов. Устройство может быть использовано, например, при анализе логических узлов на «критические состояния в контрольно-диагностической аппаратуре и при составлении диагностических словарей. Устройство позволяет в среднем в 3-4 раза повысить быстродействие анализа по сравнению с известными устройствами. Формула изобретения 1. Устройство для анализа состояний логических узлов, содержащее регистр хранения состояний объекта, информационные входы которого соединены со входными шинами устройства, а выходы - со входами поразрядных сумматоров но mod 2, другие входы которых соединены с соответствующими входными шинами устройства, а выходы - с информационными входами регистра результата, первые и вторые управляющие входы регистра соединены соответственно с первым и вторым выходами блока управления, отличающ е е с я тем, что, с целью повышения быстродействия, устройство дополнительно содержит поразрядные узлы анализа изменения состояний объекта и узел формирования кода адреса, пр,ичем прямой и инверсный выходы каждого разряда регистра результата соединены с первым и вторым входами соответствую.щего разрядного узла анализа изменения состояний объекта, третий вход каждого из которых, кроме первого, соединен с прямым выходом предыдущего разряда регистра результата, четвертый и пятый входы узлов анализа изменения состояний объекта соединены с первым и третьим выходами блока управления, первый выход каждого разрядного узла анализа изменения состояний объекта, кроме последнего, соединен с шестым входом каждого последующего узла анализа изменения состояний объекта, вторые выходы узлов анализа изменения состояний объекта соединены со входами узла формирования кода адреса, выходы которого соединены с выходными шипами устройства. 2. Устройство по п. 1, отличающееся тем, что в нем поразрядные узлы анализа изменения состояний объекта содержат триггер, элемент И-ИЛИ-НЕ и элементы И-НЕ, причем вход установки в нулевое состояние триггера соединен с выходом элемента И- ИЛИ-НЕ, входы которого соединены с выходом первого элемента И-НЕ, с четвертым и пятым входами узла соответственно, информационный и управляющий входы триггера соединены с выходами второго и третьего элементов И-НЕ соответственно, а его прямой и инверсный выходы соединены соответственно со вхОлДами первого и второго элементов И-НЕ, вход третьего элемента И-НЕ соединен с пятым входом узла, первый и второй входы узла соединены с другими входам; первого и второго элементов И-НЕ соответственно, а третий и шестой входы узла через етвертый элемент И-НЕ соединены со вхоом второго элемента И-НЕ. Источники информации, принятые во вниание при экспертизе: 1.Авторское свидетельство СССР ЛГо 458787, л. G 06 Е 1.1/04, 28.02.73. 2.Авторское свидетельство СССР Afg 212625, л. G 06 F 11/04, 27.11.67.

Похожие патенты SU590744A1

название год авторы номер документа
Устройство управления процессора 1988
  • Тяпкин Марк Валерианович
  • Кузнецов Игорь Николаевич
  • Филатова Людмила Михайловна
SU1670686A1
Устройство для преобразования контролируемых параметров 1986
  • Ващевский Виктор Федорович
  • Голубчик Владимир Яковлевич
  • Мигай Виктор Кузьмич
SU1320816A1
Устройство для формирования импульсов 1985
  • Мачнев Александр Григорьевич
  • Лагуновский Михаил Лукич
  • Матюшков Леонид Петрович
  • Самошкин Михаил Александрович
  • Садыхов Рауф Хосровович
SU1285574A1
Постоянное запоминающее устройство 1980
  • Бузунов Юрий Анатольевич
  • Валов Юрий Иванович
  • Буренков Иван Герасимович
  • Прасолов Геннадий Егорович
  • Зюканов Александр Павлович
SU1080214A1
Устройство для контроля логических блоков 1985
  • Улитенко Валентин Павлович
  • Жихарев Владимир Яковлевич
  • Харченко Вячеслав Сергеевич
  • Тимонькин Григорий Николаевич
  • Ткаченко Сергей Николаевич
  • Могутин Роман Иванович
SU1269141A1
Устройство для сопряжения процессора с памятью 1982
  • Александрова Людмила Александровна
  • Королев Александр Павлович
  • Осипов Александр Викторович
  • Федоров Сергей Николаевич
SU1059560A1
Логическое запоминающее устройство 1974
  • Балашов Евгений Павлович
  • Владимиров Евгений Евгеньевич
  • Корчагин Владимир Герасимович
  • Садомов Юрий Борисович
  • Хохлов Лев Михайлович
SU507899A1
Буферное запоминающее устройство на полупроводниковых динамических элементах памяти 1987
  • Колганов Владимир Андреевич
  • Гутерман Иосиф Яковлевич
SU1525744A1
Устройство для регистрации временных и информационных процессов 1986
  • Москаленко Алексей Анисимович
  • Кулаков Геннадий Тихонович
  • Кулаков Александр Тихонович
  • Бадень Людмила Константиновна
SU1363258A1
Устройство для умножения по модулю 2 @ -1 @ 1985
  • Гречникова Ольга Ивановна
  • Попович Роман Богданович
  • Сварчевский Геннадий Сигизмундович
SU1304018A1

Иллюстрации к изобретению SU 590 744 A1

Реферат патента 1978 года Устройство для анализа состояний логических узлов

Формула изобретения SU 590 744 A1

са

FLTLn

SU 590 744 A1

Авторы

Белкин Валерий Федорович

Даты

1978-01-30Публикация

1975-06-16Подача