Дискретно-аналоговый интегратор Советский патент 1978 года по МПК G06G7/18 

1

Изобретение относится к области аналотовой вычислительной тезшики и может быть использовано ддя интегрирования сигналов в широком временном диапазоне.

Известны дискретно-аналоговые интеграторы, в которых интегртрование знакопеременной функции производится алге аическим суммированием двух видов: дискретного и аналогового. Основными функционалыялмн элементами таких интеграторов являются преобразователи напряжения в частоту на базе аналоговых интеграторов, пересчетные устройства (счегщки) к сумматоры Ц.

Такие дискретно-аналоговые интеграторы имеют большую погрешность при интегрировании апериодического сигнала с нулевой изолинией; Это обусловлено тем, что при наяиши m входе напряжения, равного нулевому, аналоговые интеграторы продолжают процесс интегрирования за счет напряжения и тока смещения, присушим усилителям, на которых строятся аналоговью интеграторы.

Известны также интеграторы с компенсацией црейфа 2.При отклонении выходного уровня интегрирующего усилителя от эталонного напряжения, вьфабатывается компенсирующее напряжение, которое восстанавливает выходной уровень до

уровня эталонного напряжения. Использование подобных решений нерационально в схемах дискрет но-аналоговых интеграторов, так как схема выработки компенсирующего напряжения довольно спож,на. Кроме того, процесс отработки приводит к периодическому колебанию выходного н)шряжения.

Наиболее близким к предлагаемому является устройство, содержащее интегрирующий усилитель с разрядными ключами в цепи обратной связи, .Q выход которого через пертую пару раздепнтельных диодов подключен ооответствешю ко входам порогового блока и инвертора, выходом соединенного через вторую пару разделительных диодов со входэмк порогового блока и &1ока управления, вы, ход порогового блока связан со входом счетаого триггера и счетным входом реверсивного счетчика, управляющие входы которого подключены к блоку управления, выход реверсивного счегмка через цифро-аналоговый прео эователь подключен

JJ к первому входу сумматора, второй вход которого связан с выходом интегрирующего усилителя, выходы счетного триггера соединены с первыми входами элементов ИЛИ, выходы которых связаны с управляющими входами разрядных ключей в цепи

обратной связи интегрир тощего уошнтеля 3.

Однако такое устройство имеет большие по грешности при интегрировании апериодического сигнала с нулевой изолинией. Действительно, при наличии на входе даскретно-аналогового интегратора нулевого напряжения медленное трастанне выходкого напряжения интегрирующего усилителя будет происходать за счет его напряжения и тока смещения и, при ср(абатывании порогового блокл, ошибка будет накапливаться на реверсивном счетчике, а, следовательно, и на выходе дискретно-аналотового интегратора.

Цель изобретения - повышение точности интегрирования.

Для этого в устройство введен блок сравнения, вход которого подключен к источнику входного сигнала, а выход - ко вторым входам элементов ИЛИ.

На чертеже {федставленз функциональная схема даскретно аналогового интегратора.

Он состоит из интегрирующего усилителя 1 с двумя накопителы1Ы1 ш конденсаторами 2 и демпфирующим конденсатором 3, включенными в цепь обратной связи усилителя 4, а также разрядными ключами 5 и ключами 6, которые производят переключение конд 1саторов 2. Демпфирующий конденсатор производат сглаживание всплеска напряжения на выходе интегрирующего усилителя во время переключения конденсаторов 2.

Выход интегрирующего усилителя 1 через первую пару разделительных диодов 7 подключен ко входам инвертора 8 и порогового блока 9. Выход инвертора 8 через вторую пару разделительных диодо)з 10 подключ н ко входам порогового блока 9 и блока управления 11, предназначенного для переключения режимов работы реверсивного счетWKa 12. Выход порогового блока 9 подключен ко входу счетдаго триггера 13 и счетному входу реверсивного счетчика 12. Реверсивный счетчик управляет работой цифроаналогового преобразователя (ЦАП) 14. Выходы счетного триггера 13 через элементы ИЛИ 15 и 16 подключены к управляющим входам ключей 5 и 6, причем вторые входы элементов ИЛИ 15 и 16 подключены к выходу блока сравнения 17, соединенного с источником входного сир1ла 18.

Выход ЦАП 14 подключен ко входу сумматора 19, ко второму входу которого подсоединен выход интегрирующего усилителя 1.

Работа дискретно-аналогового интегратора происходит следующим образом.

При включении напряжения питания триггер 1 может находиться в любом состоянии. При 1саличии входного напряжения блок сравнения 17 разрешает прохождение сигнала на элементы ИЛИ 15 и 16 от триггера 13. При этом на выходе одного из эле ментов Или появляется логическая 1, а на втором - логический О. Открытый разрядный ключ 5 шунтирует один из накопительных конденсаторов z и интегрирование происходит на том накопительном конденсаторе, который в данный момент не

1иунтируется. Этот же импульс поступает на счетный вход реверсивного счетчика 12. Прн этом элементы ИЛИ 15 и 16 и соответственно ключи 5 и 6 меняют свое состояние ь шчинается интефирование на втором накопительном конденсаторе. При достажении выходного напряжения интегрирующего усилителя 1 пороговой величины снова вырабатьшается импульс на пороговом блоке 9, который возвращает триггер 13 в первоначальное состояние и так далее.

На ЦАП формируется ступенчатое напряжение, которое на сумматоре 19 складьшается с пилообразным.

Если полярность входного напряжения положительна, то блок управления 11 переключает реверсивШ)1Й счетчик 12 на режим сложения, если же входное напряжение отрицательной полярности, то реверсивный счетвдк 12 через блок управления II переходит на режим вычитания.

Если входное напряжение близко к нулевому, то с ябатывает блок сравнения 17, который переводит элементы ИЛИ 15 и 16 в одинаковое положение, при котором открываются все ключи, запрещая дальнейшее интегрирование на интег{жрунадем усилителе. Зона нечувствительности определяется установкой пороговой величины в блоке сравнения 17.

Предлагаемый дискретно-аналоговый интегратор разработан для использования в тренажере для моделирования движения динамитеского объекта, управление которьгм осуществляется с помощью органов управления с несколькили степенями свободы.

При этом осюбенно важно, чтобы при нейтральном положении органов управления, либо при управлении по одной из степеней свободы, на выходах, соответствующих остальным степеням свободы, не накапливалась ошибка интегрирования за счет напряже1шя и тока смещения, что ведет к имиташ(и перемещения объекта без сигналов управле1ШЯ. А так, как такой режим возможен длительное время, то веливдиа ощибки интегрирования при использовании известных схем интефаторов может быть значительной.

Формула изобретения

Дискретно-аналоговый интегратор, содержащий интефирующий усилительС разрядными ключами в цепи обратной связи, выход которого через первую пару разделительных диодов подключен соответственно ко входам порогового блока и инвертора, выходом соединенного через вторую пару разделительных диодов со входами порогового блока и блока управления, выход порогового блока связан со входом счетного триггера и счетным входом реверсивного счетчика, управляющие входы которого подключены к блоку управления, выход реверсивного счетчика через цифро-аналоговый преобраэователь подключен к nejfffiONfy входу сумматора, второй вход которого связан с вь1хо;прм интегрирующего усилителя, выходы счетного триггера соединены с первыми входами элементов ИЛИ, Bbiходы которых связаны с управляющими входами разрядных ключей в цепи обратной связи интегрирующего усилителя, отличающийся твм, 4to, с целью повышения точности интегрирования, в него введен блок сравнения, вход которого подключен к источнику входного сигнала, а выход - ко вторым входам злементов ИЛИ.

Источники информации, пртнятые во внимание при жспертизе:

1.Сборник Аналоговая и анало1х цнфровая вычислительная техника, М., Советское радио, вьш. 6, 1976, статья А. И. Годунова и др. Электронный шаговый интегратор.

2.Патент США N 354320, кл. 235-Ш, 1971.

3.Авторское свидетельство СССР N 370614, кл. G 06 G 7/18, 1970.

Stuxoff