Устройство для синхронизации импульсных последовательностей Советский патент 1978 года по МПК H03K5/07 H04L7/06 

Изобретение относится к радиотехнике и может быть испопьзовано в устройствах автоматики и вычислитепьйой техники.

Известно устройство дпя синхронизации импульсных поспедоватепьностей, содержашее D-триггер-датчик опорной частоты и два делительных блока, содержащие RS-триггеры памяти, элементы И-НЕ и входные RS -триггеры, единичные входы которых соединены с шинами синхронизируемых

поспедоватепьностей, а единичные выходы с первыми входами первых элементов И-НЕ вторые входы которых соединены с выходам D - триггера-, датчика и первыми входами вторых элементов И-НЕ fl.

Однако это устройство имеет сравнитепьно невысокое быстродействие и низкую точность работы.

Цель изобретения - повышение быстродействия устройства и повышение точности его работы.

Дпя этого в устройстве для синхронизации импульсных последовательностей в каждый делительный блок введены элемент И-Н сброса и выходной элемент И-НЕ, первые

входы которых объединены и подключены к единичному выходу Я5-григгера памяти, при этом выходы первых элементов И-НЕ соединены со вторыми входами элементов И-НЕ сброса и единичными входами КБтриггеров памяти, нулевые входы которых соединены с выходами вторых элементов их вторые входы подключены к нулевым выходам входных RS-григгеров, нулевые входы последних подсоединены к выходам элементов И-НЕ сброса, причем вторые входы выходных элементов И-НЕ соединены с противоположными выходами Д-триггера-датчика, а выходы подключены к выходным шинам.

На чертеже приведена принципиальная электрическая схема предлагаемого устройства.

Устройство для синхронизации импульсных последовательностей содержит D-триггер-датчик 1 опорной частоты и два делгтельных блока 2 и 3, содержащие RS-триггеры 4 и 5 памяти первые элементы И-НЕ 6 и 7, вторые элементы И-НЕ 8 и Г , выходньге элементы И-НЕ 10 и 11 и входные

Rb -триггеры 12 и 13)единичные входы которых соединены с шинами 14 и 15 синхронизируемых последоватепьностей Ff и Fj) а единичные выходы - с первыми входами первых эпементов И-НЕ 6 и 7, вторые входы которых соединены с выходами D триггера-датчика 1 и первыми входами вторых элементов И-НЕ 8 и 9.

Первые входы выходных эпементов . И-iHE Юи 11 объединены и подключены к единичным выходам КЗгтриггеров памяти 4 и 5, делите пьных блоков 2 и 3. Выходы первых элементов И-41Е 6 и 7 соединены с вторыми входами эпементов И-НЕ 16 и 17 сброса и единичными входами Я&-триггеров памяти 4 -И 5, нулевые входы которых соеринены с выходами вторых элементов И-НЕ 8 и 9, вторые входы последних подключены к нулевым выходам входных ЯЬтриггеррЕь 12 и 13, нулевые входы которых подсоединены к выходам элементов И-НЕ 16 и 17 сброса. Вторые входы выходных эпементов И-НЕ 1О и-11 соединены с противоположными выходами D-триггера-датчика 1, а выходы подключены к выходным шинам 18 и 19.

Устройство для синхронизации импульсных последовательностей работает следующим образом.

На вход 2OD-триггера-датчика 1 поступает опорная частота Р). На выходах 21 и 22 D-триггер-датчик 1 вырабатывает две несовпадающие импульсные последовательности положительных импульсов F о/2 и FJJ. , сдвинутые по фазе на период частоты РоКаждый отрицательньй импульс, например частоты FJ на шине 14 устанавливает входной триггер 12 в единичное состояние, при котором с его выхода на вход элемента 6 поступает разрешающий потенциал. В результате первый положительный импульс частоты PQ/i проходит через открытьШ элемент И-НЕ 6 и устанавливает триггер 4 памяти в единичное состояние, при этом на элементы И-НЕ 10 и 16 с его единичного выхода поступает разрешающий потенциал.

Задним фронтом первого импульса PO/J. входной триггер 12 через элемент И-НЕ 16 устанавливается в нулевое состояние, при этом с его выхода на вход элемента И-НЕ 8 поступает разрешающий потенциал. Второй импульс частоты Pg/ji проходит через открытый элемент И-НЕ 8 и устанавпинает триггер 4 памяти в нулевое состояние.

Таким образом,выходной элемент И-НЕ 16 открывается только на время периода частоты Ро/2 В течение этого времени на выход элемента И-НЕ 1О проходит один импульс частоты FQ/J. В результате на каждый импульс частоты, поступающей на шину 14, устройство пропускает на выход элемента И-НЕ 6 один импульс частоты

о1гЧастота Fj, поступающая на шину 15,

аналогично синхронизируется с частотой Ql , сдвинутой относительно частоты F, на период опорной частоты F , что приводит к появпениюна выходных шинах 18 и 19 устройства двух импульсных последовательностей с F., спроектированные на разнесенные импульсные последовательнсюти частот FQ/ W O/ZФормула изобретения

Устройство для синхронизации импульсных последоватепьностей, содержащее Дтриггер-датчик опорной частоты и два делительных блока,содержащие Я&-триггеры памяти, элементы И-НЕ, входные Я&триггеры, единичные входы которых соединены с шинами синхронизируемых последовательностей, а единичные выходы - с первыми входами первых элементов И-НЕ, вторые входы которых соединены с выходами Д-триггера-датчика и первыми входами вторых элементов И-НБ, отличающееся тем, что,с целью повьш1ения точности работы,в каждый делительный бло введены элементы И-НЕ сброса, и выходной элемент И-НЕ, первые входы которых объединены и подключень к единичному выходу RS - триггера памяти, при этом выходы первых элементов И-НЕ соединены со вторыми входами элементов И-НЕ сброса и единичными входами RS-триггеров памяти, нулев входь которых соединены с выходами вторых элементов И-НЕ, вторые входы которы подключены к нулевым выходам входных Rтриггеров, нулевые входы которых подсоединены к выходам элементов И-НЕ сброса, причем вторые входы выходных элементов И-НЕ соединены с противоположными выходами Д-триггера-датчика, а выходы подключены К: выходным шинам.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство N9321931 кл. Н 03 К 5/00, 1970.

18

.

rFju- f

тЬ;--