Умножитель частоты Советский патент 1988 года по МПК H03K5/07 H03K5/156 

W

с

1 д//- /v-л

N4 4

00

СА: со

4

INJ

Изобретение относится к измерительной технике и автоматике и может быть использовано для повышения быстродействия процесса преобразования частоты при работе с низкочастотны-: ми датчиками и является усовершенствованием устройства по авт, ев. № 135004.

Целью изобретения является повы- шение помехоустойчивости за счет снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностей

На чертеже приведена электричес- кая структурная схема умнош теля частоты.

Умножитель частоты содержит блок 1 управления, первый счетчик 2 импульсов, делитель 3 частоты, генера- тор 4 опорной частоты, регистр 5 хранения, первый дешифратор 6, второй дешифратор 7, блок 8 элементов И, блок 9 памяти, второй счетчик 10 импульсов, третий счетчик 11 импульсов третий дешифратор 12, четвертый дешифратор 13J причем вход блока отравления соединен с входом умножителя частоты, выход генератора 4 опорной частоты соединен со счет- ным входом первого счетчика 2 импульсов с тактовым входом делителя 3 частоты , а выход подключен к счетным - входам второго и третьего счетчиков 10 и 11 импульсовS установочные вхо- ды которых соединены с входом сброса делителя 3 частоты и с выходом Сброс блока 1 управления, информационные В.ХОДЫ регистра 5 соединены с соответствующими выходами второго счетчика 10 импульсов и с соответствующими входами первого и второго дешифраторов 6 и 7, выходы регистра 5 подключены к соответствующим входам блока 8 элементов И и к соответ- ствуюпщм информационным входам третьего счетчика И импульсов, выходы блока 8 элементов И соединены с соответствующими информационными входами первого счетчика 2 импульсов, выход которого подключен к управляющему вкоду блока 8 элементов И и соединен с выходом умножителя частоты, выходы третьего счетчика 11 импульсов подключены к соответствующим входам третьего и четвертого дешифраторов 12 и 13, причем первый, второй, третий, четвертый, пятый и шестой входы блока 9 памяти соединены соответст

0 5 0 5 0 j

0

5

венно с выходом Сброс, с выходом Перепись блока 1 управления, с выходами первого, второго, третьего и четвертого дешифраторов 6, 7, 12 и 13, выход - с управляющим входом регистра 5.

Блок 9 памяти содержит первый и второй RS-триггеры 14 и 15, первый и второй элементы И 15 и 16 и элемент ИЛИ 18, причем первый вход блока 9 памяти соединен с первым входом элемента ИЛИ 18, выход которого соединен с R-входами первого и второго RS- трнггеров 14 и 16, Выход второго из которых соединен с первым входом второго элемента И 17, второй вход и .выход которого соединены соответственно с вторым входом и выходом блока 9 памяти, третий вход которого соединен с S-входом первого RS-тригге- ра 14, четвертый и пятый входы соединены соответственно с вторым и с третьим входами элемента ИЛИ 18, шестой вход подключен к первому входу первого элемента И 15, второй вход которого соединен с выходом первого RS-триггера 14, выход - с S-входом второго RS-триггера 16.

Умножитель частоты работает следующим образом.

На вход блока 1 поступают импульсы- умножаемой частоты, при этом на его выходах формируются управляющие импульсы, обеспечивающие синхронизацию работы устройства. Первым импульсом обеспечивается перепись содержимого счетчика 10 в регистр 5. Данный импульс, формируемый на выходе Перепись.,блока 1, поступает на блок 9 памяти, где проходит через открытый элемент И 17, и поступает на зшравляющий вход регистра 5. Со- держимое счетчика 10 N Ty-fo/M, где f - частота следования импульсов с выхода генератора 4j Т - период входных импульсов; М - коэффициент деления делителя 3, переписывается в регистр 5, На счетный вход счетчика 2 поступают импульсы опорной частоты fg С выхода генератора 4. Счетчик 2 работает в режиме вычитания. Б момент перехода через нуль на его выходе формируется импульс, который поступает на выход умножителя частоты, а также обеспечивает перепись содержимого регистра 5 через группу 8 элементов И в счетчик 2 в прямом коде. Счетчик 2 вновь начинает вычи314А8394

тать импульсы опорной частоты, поступающие с выхода генератора 4, из кода NJ, и в момент перехода ерез нуль на его выходе вновь будет сформирован импульс, т.е. на выходе счетчика 2 будет формироваться частота

ты

с не

T то им пе

F F вых

м.

После формирования сигнала Перепись блок 1 с за,цержкой на время 2Г.Тх/М формирует сигналы Сброс, обеспечивающий установку в нулевое состояние счетчика 10 и делителя 3. Кроме того, импульс сброса с выхода блока 1 управления поступает на вход записи счетчика i1, обеспечивающего перепись содержимого регистра 5 в счетчик Пив блок 9 памяти, где проходит через элемент 8 и устанавливает в нулевое состояние тригеры 14 и 16,

Затем импульсы с выхода делителя 3 поступают на счетный вход счетчика 0, т.е. производится кодировани очередного периода входных импульсов на счетный (вь1читающий) вход счетчика 11, Формируемый в счечике 10 код контролируется дешифраторами 6 и 7. Причем дешифратор 6 настроен и выделяет код, соответствующий минимальному периоду Тд,„„ входных импульсов, а дещифратор 7 - код, соответствующий максимальному периоду Тд,о,,е входных импульсов. Значения Т,,„ и Т а ропределяют границы рабочего диапазона D (,ин дпя данного умножителя частоты.

В счетчике I1 формируется код йК., равный разности кодов предьщу- щего Ту;, периода входного сигнала и текущего периода входного сигнала, т.е. uNv. (Тх,-.,-Т,; )-fo.

Формируемый в счетчике 11 код , контролируется дешифраторами 12 и 13. Причем дешифратор 13 настроен и вьщеляет код, соответствующий максимальному допустимому значению, отрицательного приращения ДН. периода

ХММН

входных импульсов, а дешифратор 12 - код, соответствующий максимальному допустимому значению положительного приращения Л Н периода входных импульсов .

При работе умножителя частоты с реальными входными сигналами возможны следующие случаи: Т.чсТ,;

/iwote-

В первом случае умножитель частоты работает следующим образом.

Код, формируемый в счетчике 10,

не достигает к моменту окончания

значения, контролируемого дешифратором 6, и на выходе дешифратора 6 импульс не формируется. Импульс же переписи, поступающий в блок 9, на

выход элемента 17 не проходит, так как элемент 17 закрыт сигналом нулевого уровня с выхода триггера 16. Таким образом, содержимое счетчика 10 в регистр не переписьшается, и

умножитель частоты продолжает отрабатывать код предьщущего периода, т.е. пульсации частоты на выходе устройства не возникает.

Когда Т.

«attf

ВОЗМОЖНЫ сле

дующие случаи: Л Т, ,- и -а йТд,„,,(,.

В первом случае дещифратор 6 сра- батьшает и формирует импульс, который устанавливает триггер 14 в единичное состояние, тем самым открывается элемент 15. Но, так как , на выходе депшфратора 13 импульс не формируется. Импульс переписи, поступающий в блок 9, на выход элемента проходит, так как nof. следний закрыт сигналом нулевого уровня с выхода триггера 16. Таким образом, содержимое счетчика 10 в регистр 5 не переписывается, и умножитель частоты продолжает отрабатывать код предыдущего периода, т.е. пульсации не возникает.

Во втором случае импульс с вы- хода дешифратора 6 взводит триггер

14 в единичное состояние, тем самым, открывается элемент 15. Затем последовательно срабатьшают оба дешифратора 13 и 12, причем сигнал с первого, проходя через открытый элемент 15,

устанавливает триггер 16 в единичное состояние, а сигнал с.второго устанавливает, проходя через элемент 18, триггеры 15 и 16 в нулевое состояние. Таким образом, элемент 17 закрыт, и сигнал переписи не проходит через блок 9. Следовательно, умножитель частоты продолжает генерирование импульсов с частотой, соответствующей коду предыдущего периода.

В случае, когда Д.т;;, :ЛТ, импульс с выхода дешифратора 6 устанавливает триггер 14 в единичное состояние, а импульс с вьгкода дешифратора 13 устанавливает триггер

f

16 в единичное состояние. Импульс переписи проходит через открытый элемент 17 и поступает на управляющий вход регистра 5, обеспечивая перепись содержимого счетчика 0 ц регистр 5.

В случае, когда последовательно срабатьшают дешифраторы 6 и 7, что независимо от состояния дешифраторов 13 и 12 приводит к тому, что элемент 17 закрыт, так как сигнал с выхода дешифратора 7, проходя через элемент 18, сбрасьшает оба триггера 14 и 6 в нулевое состояние Следовательно, импульс переписи не проходит через элемент 17 и содержимое регистра 5 не изменяется. Уг«ю- житель частоты продолжит генерироват импульсы с частотой, соответствзпо- щей коду предыдущего периода. Таким образом, умножитель частоты генерирует выходную последовательность постоянно без пауз, при этом корректируются кратковременные помехи, не только превышающие предельно допустимое значение изменения входного сигнала , но и помехи, обусловливающие искажение периода входного сигнала по абсолютной величине, не превышающие ,ин/«

Формула изобретения

1. Умножитель частоты по авт.св., № 1 135004 , отличающий с. я

тем, что, с целью повьшения помехоустойчивости, в него введены третий и четвертый дешифраторы и третий

счетчик импульсов, информационные входы которого соединены с соответ- сТВуюп1ими выходами регистра, счетный вход и вход записи - соответственно с счетным и установочньм входами второго счетчика импульсов, выходы - с соответствующими входами третьего и четвертого дешифраторов, выходы которых соединены соответственно с пятым и шестым входами блока памяти. 2. Умножитель частоты по п. I, отличающий ся тем, что блок памяти содержит первый и второй КЗ-триггеры, первый и второй элементы И и элемент ИЛИ, первый вход

которого соединен с первым входом блока памяти, выход - с R-входами первого и второго RS-триггеров, S- вход второго из которых соединен с выходом первого элемента И, выход с первым входом второго элемента И, второй вход и выход которого соединены соответственно с вторым входом и выходом блока памяти, третий вход которого соединен с Б-входом первого

RS-триггера, четвертый и .пятый входы соединены соответственно с вторым и третьим входами элемента ИЛИ, шестой вход подключен к первому входу первого элемента И, второй вход которого соединен с выходом первого RS-триггера,

Изобретение относится к импульсной технике и может быть использовано в измерительной технике и в автоматике для повышения быстродействия процесса преобразования частоты при работе с низкочастотными датчиками. Цель изобретения - повышение помехоустойчивости за счёт снижения уровня влияния импульсных помех на точность преобразования частотно-импульсных последовательностей - достигается введением дешифраторов 12 и 13 и счетчика 1 импульсов. Кроме того, устройство содержит блок 1 управления, счетчики 2 и 10 импульсов, делитель 3 частоты, генератор 4 опорной частоты, регистр 5 хранения, дешифраторы 6 и 7, блок 8 элементов И, блок 9 памяти. 1 з.п. ф-лы, 1 ил.