Блок управления для буферного запоминающего устройства Советский патент 1978 года по МПК G11C19/00 

ные на четыре регистра, и элементы 22-24, блок 25 управления для буферного Запоминающего устройства, содержащий элементы ИЛИ-НЕ 26-28, основные триггеры 29-32 и вспомогательные триггеры 33-35; выходные шины 36-38 запомингиощего устройства, шину 39 считывания информации.

Устройство работает следующим образом. На тактовую шину 8 постоянно пост упают импульсы, равные логическому нулю, частота которых не ниже возможной частоты записи информации. Для записи информации в запоминающее устройство по шине 7 управления поступает импульс, по которому первое слово записывается в первый регистр, образованный триггерами 10-12, одновременно основной триггер 29 первого разряда блока управления устанавливается в единичное состояние, при этом на выходе элемента 26 появляется сигнал, равный логической единице, который поступает на нулевой вход вспомогательного триггера 33. С приходом по тактовой шине 8 очередного тактирующего импульса на Нулевом выходе вспомогательного триггера 33 появляется сигнал, равныйлогической единице, который переписывает информацию из триггеров 10-12 первого регистра в триггеры 13-15 второго регистра, кроме того, этот сигнал устанавливает основной тригге р 30 в единичное состояние, а основной триггер 29 - в нулевое. Наличие связи с нулевого выхода вспомогательного триггера 33 на единичный вход вспомогательного триггера 34 препятствует появлению на нулевом выходе последнего сигнала, равного логической единице, в момент действия данного входного сигнала. С приходом следующего тактирующего импульса сигнал, равный логической единице, появляется на нулевом выходе вспомогательного триггера 34, который переписывает информацию из триггеров 13-15 второго регистра в триггеры 16-18 третьего регистра, устанавливает основной триггер 31 в единичное состояние, а триггер 30 - в нулевое состояние.

Через ( п -1) тактовьах импульсов, где П - количество регистров для хранения числа, первое слово окажется в И -ом регистре.

Запись и перепись из регистра в регистр следующего слова осуществляется аналогично.

Через ( П -2) тактовых импульсов второе слово окажется в ( п-1)-м регистре.

При считывании информации из запоминающего устройства на шину 39 считывания подается импульс считывания, и первое слово из П -го регистра через элементы 22-25 выводится из устройства,, Поскольку при этом триггер 32 устанавливается в нулевое состояние, то очередным тактирующим импульсом информация из ( П-1)го регистра переписывается в п -и регистр.

Аналогично переписывается информация из младших регистров в освобождающиеся регистры.

Таким образом, сдвиг единицы в основных триггерах блока управления для буферного запоминающего устройства происходит за один такт, т.е быстродействие предлагаемого блока управления выше .при более простой структуре устройства.

Формула изобретения

Блок управления для буферного запоминающего устройства, содержащий в каждом разряде основной и вспомогательный триггеры и элемент ИЛИ-НЕ, выход которого соединен со входом вспомогательного триггера данного разряда, а один из входов - с выходом основного триггера последующегоразряда, шину управления и тактовую шину, отличающийс я ,.тем, что, с целью повышения быстродействия и упрощения блока, нулевой выход вспомогательного триггера каждого разряда соединен с нулевым входом основного триггера данного разряда, с единичным входом вспомогательного триггера предыдущего разряда, с единичньами входами основного и вспомо.гательного триггеров последующего разряда и с шиной управления, а единичные входы вспомогательных триггеров подключены к тактовой шине.

Источники информации, принятые во внимание при экспертизе:

1.Авторское свидетельство СССР № 411652, М, Кл. Н 03 К 25/00, 1971.

2.Авторское свидетельство СССР . 407396, М. Кл. G11 С 19/00, 1970.

Вх7 Вхв

S JГ JГLГlГUГ J JЛS J

Вык35