Устройство для параллельного сдвига информации Советский патент 1978 года по МПК G06F7/38 

1

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных машинах и устройствах дискретной автоматики.

Известны устройства сдвига, построенные на сдвиговых регистрах 1. Недостатком их является увеличение времени при сдвиге на п разрядов пропорционально п.

Наиболее близким к изобретению техническим решением является устройство для параллельного сдвига информации, содержашее элементы И, ИЛИ, сгруппированные по разрядам и ярусам, причем в каждом разряде каждого яруса содержится два элемента И и один элемент ИЛИ, входы которого подключены к выходам элементов И своего разряда, первый вход первого элемента И i-ro (, 2, ...) разряда и первый вход второго элемента И (а+1)-го разряда первого яруса подключены к i-му информационному входу устройства, выход элемента ИЛИ i-TO разряда /-го (, 2, ...) яруса подключен к первому входу первого элемента И i-ro разряда и первому входу второго элемента И (t+2J)-ro разряда (/+)го яруса, выходы элементов ИЛИ последнего яруса подключены к выходам устройства, вторые входы первых элементов И и

вторые входы вторых элементов И каждого разряда /-ГО яруса подключены соответственно к /-му инверсному и /-му прямому управляющим входам устройства 2. Недостатком известного устройства является то, что оно предназначено для сдвигов только положительных чисел. Нри сдвиге отрицательных чисел вправо, представленпых в обратном или дополнительном коде, в

старшие освободившиеся разряды записываются нули. Для выполпепия модифицированного сдвига вправо отрицательных чисел в дополнительном или обратном коде в освободившиеся старшие разряды необходиМО записать значение знакового разряда.

Целью изобретения является расширение функциональных возможностей устройства для параллельного сдвига информации за счет обеспечения модифицированного сдвига отрицательных чисел, заданных в обратном или дополнительном коде.

Цель изобретения достигается тем, что в устройстве для параллельного сдвига информации, в каждом /-ОМ ярусе первые входы вторых элементов И разрядов, начиная с первого по (2--+1)-ый подключены к первому входу первого элемента И первого разряда.

Блок-схема предлагаемого устройства для параллельного сдвига информации представлена на чертеже.

Оно содержит элементы И 1-16, ИЛИ 17-24 первого яруса, элементы И 25-40, ИЛИ 41-48 второго яруса, элементы И 49-64, ИЛИ 65-72 третьего яруса, информационные входы 73-80, выходы 81-88, первый инверсный 89 и прямой 90 управляющие входы, второй инверсный 91 и прямой

92управляющие входы, третий инверсный

93и прямой 94 управляющие входы. Устройство для параллельного сдвига информации работает следующим образом.

Входная информация со входов 73-80 в зависимости от управляющего сигнала на шинах 89, 90 передается на выходы элементов ИЛИ 17-24 без сдвига или со сдвигом вправо (на чертеже вниз) на один разряд, причем при сдвиге значение старщего (знакового) разряда со входа 73 передается также на выход элемента 17 в освободившийся разряд. Аналогично работают последующие ярусы элементов, только во втором ярусе осуществляется сдвиг на два разряда, в третьем на четыре и т. д., причем значение знакового разряда переписывается во все освобождающиеся старщие разряды. На выходах 81-88 формируется код, сдвинутый относительно входного на число разрядов, заданное кодом управляющих сигналов со входов 89-94, с освободившимися старщими разрядами, равными знаковому разряду.

Применение предлагаемого устройства позволяет при незначительном увеличении затрат аппаратуры выполнять модифицированный сдвиг чисел, представленных в прямом и обратном коде, что значительно расширяет его функциональные возможности.

Формула изобретения

Устройство для параллельного сдвига информации, содержащее элементы И, ИЛИ,

сгруппированные по разрядам и ярусам, причем в каждом разряде каждого яруса содержится два элемента И н один элемент ИЛИ, входы которого подключены к выходам элементов И своего разряда, первый

вход первого элемента И г-го (, 2, ...) разряда н первый вход второго элемента И (г+1)-го разряда первого яруса подключены к i-му информационному входу устройства, выход элемента ИЛИ i-ro разряда /-го

(, 2, ...) яруса подключен к первому входу первого элемента И i-ro разряда и первому входу второго элемента И (г+2)го разряда (/+1)-го яруса, выходы элементов ИЛИ последнего яруса подключены к

выходам устройства, вторые входы первых элементов И и вторые входы вторых элементов И каждого разряда /-го яруса подключены соответственно к /-му инверсному и /-МУ прямому управляющим входам устройства, отличающееся тем, что, с целью расщирения функциональных возможностей устройства за счет обеспечения модифицированного сдвига отрицательных чисел, заданных в обратном или дополнительном коде, в каждом /-ом ярусе первые входы вторых элементов И разрядов, начиная с первого по ()-1)-ый подключены к первому входу первого элемента И первого разряда.

Источники информации,

принятые во внимание при экспертизе 1. Букреев И. И. и др. Микроэлектронные схемы цифровых устройств, М., «Советское Радио, 1975. с. 139, рис. 4.10.

2. Патент США № 3659274, кл. 340-172, 5, 1972.

S3 90

8}

82

93 V