Устройство для деления двоичных чисел Советский патент 1979 года по МПК G06F7/39 

вход которой соединен с первым входом YCTpoiicTBa, а выход - с первым Е.ХОДОМ собирательных схем, второй вход ксггорой лодключе 1 к выходу второй группы схем совпадения, а выход - к третьему входу схемы сдвига н формнрованпя частного.

Недостатком извеетного ycipoiicTBa явл.чстся ннзкая точность.

Целью изобретения является новышенне точности.

Цель изобретения достигается тем, что в стройетве выход знакового разряда сумматора подключен к четвертому входу схемы сдвига и формирования частного.

Схема предлагаемого уетройства приведена па чертел-се.

Устройство содержит нерв}ю группу собирательных схем 1, регистр остатка 2, дополнительный регистр остатка 3, схему 4 определения номера старшей единицы слова, сумматор 5, нреобразователь кода 6, регистр делителя 7, схему 8 сдвига остатка, вторую группу собирательных схем 9, регистр частного 10, дополнительный регистр частного И, схему сдвига и формирования частного 12, первую группу схем совпадения 13, вторую грунну схем совпадения 14, третью группу схем совпадения 15, четвертую группу схем совпадения 16, первую дополнительную группу схем совпадения 17, вторую дополнительную группу схем еовпадения 18, третью дополнительную группу схем совпадения 19, четвертую дополпительную группу схем совпадения 20, первый вход устройства 21 и второй вход устройства 22.

Устройство работает следующим образом.

Исходными числами для делсппя в устройстве являются делимое и нормализованный делитель.

Цосле выполпення (i-1)-го цикла работы устройство находится в следующем состоянии: регистр остатка 2 содержит обратный или дополпительный код последнего остатка (пли делимое), регистр частпого 10 содержит частное, которое предшествует остатку, находящемуся на регистре остатка 2 (в начале операции нули). Состояние остальных элементов несущественно. Цо сигналу выполнения t-ro цикла, который подается на второй вход устройства 22, остаток с регистра остатка 2 через четвертую грунпу схем совпадепия 16 и первую груипу собирательных схем 1 передается на вход схемы 4 онределення номера старшей едиппцы слова и схему 8 сдвига остатка. Одновременно разряд знака остатка с выхода знакового разряда первой группы собирательных схем 1 поступает на управление нреобразователем кода 6, управление схемой определения номера старшей единицы слова 4 и на вход схемы сдвига и формирования частного 12. Схема 4 определения номера старшей единицы слова в зависимости от знака, преобразует остаток в прямой код и подсчитывает номер старшей единицы в коде остатка, т. е. количество нулей знаковым разрядом п старшей значаи1сГ единицей. Результат подсчета, равный количеству нулей, поступает на управле 1ис схемой 8 сдвига остатка и схемой сдвига и формирования частного 12. Остаток, поступивший на схему 8

сдвига остатка, сдвигается влево на количество нулей в нем, т. е. нормализуется и ноступает па второй вход сумматора 5. На первый вход сумматора 5 через преобразователь кода 6 с регистра делителя 7, в

соответствии со зпаком остатка, поступает код делителя. Для положительного остатка код делителя - инверсный, а для отрицательного остатка код делителя - прямой. Результат сложения есть i-ый остаток,

который с выхода сумматора 5 через нервую дополнительную груипу схем совнадения 17 фиксируется на дополнительном регистре остатка 3.

Одновременно последнее частное с выхода регистра частного 10 через вторую группу схем совпадения 14, открытую по сигналу па втором входе устройства 22, и через вторую группу собирательпых схем 9 поступает па вход схемы сдвига и формирования частного 12. На этой схеме выполняется сдвиг частного влево на количество нулей в остатке, а освободившиеся позиции частного заполняются следующими кодами чисел:

1. 00...00 - если знак (i-1)-го остатка «плюс, а зпак 1-го остатка «минус ;

2.00...01 - если знакп (/-1)-го и t-ro остатков «плюс ;

3.1...10 - если знаки (/-1)-го и i-ro остатков «мипус ;

4.11...И - если знак (i-1)-го остатка «минус, а знак г-го остатка «плюс.

Результат - частное, соответствующее i-му остатку, через третью донолнительную

группу схем совпадепия 19 фиксируется на дополпительном регистре частного.

По сигналу выполпения (i+l)-ro цикла, который поступает на первый вход устройства 21, выполняются действия, аналогичные онисанным выше, с той лишь разницей, что исходный остаток для работы есть i-й остаток, находящийся на дополнительном регистре остатка 3, частное, соответствуюnjiee г-му остатку, находится па дополнптельном регистре частного 11. Остаток

(I-f 1)-й будет фиксироваться на регистре

остатка 2, а частное, соответствующее

(t+l)-My остатку, на регистре частного 10.

Таким образом, благодаря предлагаемой

дополпительпой связи выхода знакового разряда сумматора со входом схемы сдвига и формирования частного, па основе анализа знака t-ro остатка в схеме сдвига п формирования частного определяется делитель

больше или мепьше модуля, сдвипутого на

«К разрядов (i-1)-го остатка. Если i-й остаток положительный, то сдвинутый на «К разрядов модуль (f-1)-го остатка больше делителя и в младший разряд группы из «К разрядов частного записывается единица: если /-и остаток отрицательный, то сдвинутый на «К разрядов модуль (i-1)-го остатка меньше делителя и в младший разряд группы из «К разрядов частного записывается нуль.

Такое устройство значительно повышает точность деления по сравнению с прототипом, что расширяет возможность применения таких устройств в практике построения цифровых электронных машин. Ошибка получения частного в предлагаемом устройстве менее где п - принятая длина разрядной сетки слова.

Формула изобретения

Устройство для деления двоичных чисел по авт. св. 450167, отличаюшееся тем, что, с целью повышения точности устройства, в нем выход знакового разряда сумматора подключен к четвертому входу схемы сдвига и формирования частного.