Устройство для коммутации процессоров многопроцессорной цифровой вычислительной машины Советский патент 1978 года по МПК G06F15/163 

6 выход которого подключен к пятому входу блока управления Основным недостатком такой вычислительноймашины является необходимость периодической установки каждого блока структуры в определенное состояние и предварительного присвоения каждому бло ку конкретного идентификатора уровня с noivfombjo специаиьных команд. Кроме того в устройстве невозможна одновременная передача глобальной ко манды с цепью распараплеяивания процесса обработки информации вблоки, расположенные в различных группах, поскольку в групповом переключателе не предусмотрены ни возможность прерывания, аботы блока управления группы, ни автоматические средства защиты памяти при одновременном обращении разных. пользователей. Отмеченные недостатки существенно сужают как функциональные возможности вычислительной машины8 поскольку ограничивается уровень распараллеливания вычислений и процесса управления, так и ее производительность в связи с задержкой обработки ин})ормации при меж групповом обмене. Цепью предлагаемого изобретения явл ется устранение этих недостатков, а име но повышения эффективности обмена ин- формации между процессорами многопроцессорной цифровой вычислительной маши ны. Поставленная цель достш: аегся тем что в устройство введены блок ндектифи- кации уровней команд внутригрупповых связей и блок идентификации уровней ко- манд межгрупповых связейз каждый из которых содержит узел приоритета-, регистр свободных ядентнфикагороВа шифратор, дешифратор занятых идентификаторов и дешифратор свободных идентификатороВ причем третий и четвертый выжояь бпока управления подкшочены ко входам дешиф-раторов свободных и занятых идентификаторов соответственно обоих бнскоВр выходы деШчфрйТОрОВ СВОбсДКНК Х1:ЬН КФЗ каторов квжяого блока подкпючэйл.: ;с еди ничным входам регистров сво60дв:ыА игден тификаторов соответствующего блока., выходы ЕСОгЭрьгх г;;оадинень5 со .s, узлюЕ прнорйТбГб саответствующ®: блоиое выкоди ysjics гтрн&ритета каждаго блохса подкшочены ко входам шифраторов к i-iy левым входим регистров свободных иден™ тификаторов к к выходам дешифраторов занятых идентификаторов соответстветао одноименных блоков, первые выходы 24 шифраторов каждого блока подкпючены к и.{естому к ceAbiv/oiviy входам блока упраБяенкя соответственно, вторые выходы шифраторов -каждого блока подключены к четвертым входам одноименных регист ров СВЯЗИо Сущность изобретения поясннется черTesoMs на котором представлена схема предпагаемого устройства дпа коммутации процессоров многопроцессорной IIBM В состав устройства входит регистр 1 идентификлдии адреса8 внутригрртповой регистр 2 свяэИе межгрупповой регистр 3 связи, регистр 4 команд., регистр 5 запросов5 блок 6 управления, шифраторы 7 и 8з узлы 9 и it) приоритета,, регистры 11 и 12 свободных идентификаторов, дешифраторь 13 И 14 свободных идентификатор poBs дешифраторы 15 и 16 занятых ндентйт|)ш ат-оров,, блок 17 индентификации уровней комавд siiyTpHrpynnoBHx связей, блок 18 идентификации уровней команд межгрупповых связей Выход регистра 1 идентификации адреса соединен с входом блока 6 управпения второй выход которого подключен к входу этого Же регистра. Выход внутригруппового регистра 2 связи соедкнен с первым входом регистра 5 запро-. сов, с первым входом межгруппового регистра 3 связи и вторым входом блока 6 управления Выход мех группового регистра 3 связи соединен с первым вко дом регистра 4 команд,, третьим входом блока 6 упревяекия и вторым вжодом внутркгруппового регкстра 2 связйс, Первый к второй выходы регистра 4 команд соединены соответственно с.первыьд входом вщ тригруппового регистра 2 связи и с первым входом блока 6 управления Первый и второй выходы регистра 5 запросов соединены соответственно со вторым входом ме кгруяпового регистра 3 связи в с четвертыь, входом блока 6 управпенияв Первый выход блока 6 управпення соедкнен со йторь л входом рег истра 4 кслфанд; psTbEM f-sofiDiv. аиутр 1группово го регистра И csssKj тр8тьк1« зжодом меж1рупяоаого регистра 3 связи и со входом регксГра 5 залросов, Ъа-тий выход бйока в ; л;рзй,иеййй ооейека: со E,xO дамя дешифраторов 13 и 15 свободных и занятых идентификатороВг а четвертый выход блока б управления соединен со входвЕ дешифраторов 14 и 16 свободных и занятых идентификаторов Выходы дешифраторов 15 и 14 соединены соответственно с единичными входами триггеров, регистров 11 и 12 свободных идентификаторов. Выходы регистров 11 и 12 сво бодных идентификаторов подкгаочены соответственно к входам узлов 9 и 10 при оритета, выходы которых связаны соответственно с входами шифраторов 7 и 8 и с нулевы и входами триггеров регистров 11 и 12 свободных идентификаторов. Работа предлагаемого устройства для коммутации процессоров многопроцессорной ЦВМ осуществляется следующим образом. При обмене информацией между двумя процессорами и передаче ее в обе стороны производится замена сопровождающег команду идентификатора уровня на первый свободный, имеющийся в распоряжении данного устройства для коммутации процесоороВо При передаче команды некоторо b.fy свободному процессору на выполнение последний принимает себе ее идентифика- торз и вся информацияв относящаяся к передаваемой команде9 поступает в дальнейшем именно в указанный процессор. Пр цессор хранит присвоенный идентификатор до тех пор, пока не получит приказ о разрушении установленной связи и не сбр сит хранящуюся информацию, после чего о становится свободнымз к может быть использован для работы с другими командами. Сбрасывамый идентификатор в таком сщгчае также переходит в разряд сёо6од1а1х и может быть использован при организации обмена между другими про.дессорами, связанными с данным устройством коммутации. Поиск свободных иден тификаторов, фиксааий занятых и освободившихся идентификаторов производится одинаково при передаче информации через устройство коммутации а обоих направпенияХо Поэтому достаточно рассмотреть, например, передачу команды с межгруппового регистра 3 связи на внутригрупповой, то есть с межгрупповой щины на межблочную Прн передаче чнформаник в ь-гежбпочную шину определяется первый св.ободный идентификатор уровня путем . анализа кода хранящегося в регистре 11 СЁобо.цзых йдектяфйкаторовс Для этого узлом 9 приоритета выделяется первая левая единица из кода, записанного в регистре 11 свободных идентификаторов. Выделенная единица представляющая собой унитарный код свободного в данный момент идентификатора уровняj подается на вход щифратора 7 и на вход регистра 11 свободных идентификаторов, где производится сброс соответствующего разряда кода, и таким путем в данном устройстве KOMSfyrannH фиксируется затштость выбранного идентификатора. Ма шифраторе 7 унитарный код выбранного ияеитификатора преобразуется в двоичный и затем выдается в блок 6 управления, во внутригрупповой регистр 2 связи и межблочную шину. При передаче . информации с межблочной шины в межгрупповую производятся аналогичные операции соответственно в регистре 12 свободных идентификаторов, узпе 10 приоритета, шифратора 8, межгрупповом регистре 3 связи и межгрупповой шине. Наряду с этим, при появлении в межгрупповой шине информации, сопровождаемой выбранным идентификатором уровня т :9Кдое устройство коммутации из всех устройств коммутации, подключенных к данной межгрупповой шине, принимает этот идентификатор через межгрупповой регистр 3 связи и бпок 6 управления на вход своего дешифратора 16, Дешифратор 16 преобразует двоичный код занятого идентификатора в унитарный, с помощью которого производится сброс соответствующего разряда регистра 12 свободных идентификаторов. Таким образом фиксируется занятость идентификатора в данной межгрупповой щине, Анапогично при появлении в межблочной шине идентификатора уровня8 сопровождающего информацию, идущую от некоторого процессора, рассмотренные операции производятся соответственно в внутригрупповом регистре 2 связи, дешифраторе 13 и регистре 11 свободных идентификаторов. Таким.образом, наличие в многопроцессорной ЦВМ предлагаемого устройства дает возможность производить автоматическое присвоение процессорам определенных идентификаторов уровня разрешающих прием передаваемой информации Зто присвоение производится в процессе передачИ; и в зависимости о-т заня-гоети того кпи иного процессора машины может oqyществляться гибкая организация связи,в рвЕгультате чегО;, практически в любом случае могут быть найдены свободные пути к свободным процессорам через устройства коммутации процессоров для выполнения любой команды, что существенно расширяет функциональные возможности и повышает производительность вычислительной машины Предлагаемая схема устройства для коммутации процессоров позволяет также обеспечить защиту памяти, поскольку после присвоения некоторому процессору определенного идентифккаторад к нему могут поступать команды, со- провождаемые другим идентификатором. Это позволяет группе - диспетчеру с помошью пространственного раздепепия программ распараллеливать вычислительный процесс уже на уровне групп, а не процессоров, без опасения испортить работу группы в локальном режиме. Следует также отметить целесообразность включения предпагаемого устройства коммутации между двумя межгрупповыми шинами, что обеспечивает возможность построения многоярусной древовидной иерархической структуры вычислительной машины в отличие от двухыфусной структуры прототипа. Такая структура, И еющая к тому же возможность гибкой организации связей, позволяет вычислительной машине подстраиваться под структуру решаемой задачи и распараллеливать вычислительный процесс и процесс управления практически без органичения. Работа предлагаемого устройства для коммутации процессоров в структуре многопроцессорной вычислительной машины была промоделирована на ЭВМ БЭСМ-6. Резульлгаты моделирования поддерживают преимущества предлагаемого устройства перед прототипом. Формула изо б р е т е н и я Устройство для коммутации процессоров многопроцессорной цифровой вычислительной; машины, содержащее межгруппо вой регистр связи, внутригрупповой регистр связи, регистр команд, регистр запросов, блок управления, регистр идентификации адреса, причем первый вход внут ригруппового регистра связи соединен с первым выходом регистра команд, второй выход которого подключен к первому вхо ду блока управления, второй вход которог соединен с первым входом регистра запр сов, с первым входом межгруппового регистра связи и с выходом внутригруппового регистра связи, второй вход которого соединен с третьим входом блока управления, с первым входом регистра команд и с вьосодом межгруппового регистра связи, второй вход которого соединен с первым выходом регистра запросов, второй выход которого подключен к четвертому входу блока управления, первый выход которого подключен ко второму входу регистра команд, к третьему входу внутригруппового регистра связи, к третьему входу межгруппового регистра связи и ко второму входу регистра запросов, второй выход бпока управления соединен со входом регистра идентификации адреса, выход которого подключен к пятому входу блока управления, охличаюшеес я тем, что, с целью повышения эффективности обмена информацией между процессорами многопроцессорной ЦВМ, в устройство введены блок идентификации уровней команд внутригрупповых связей и блок идентификации уровней команд межгрупповых связей, каждый из которых содержит узел приоритета, регистр свободных идентификаторов, шифратор, дешифратор занятых идентификаторов и дешифратор свободных идентификаторов, причем третий и четвертый выходы бпока управлений подключены ко входам дешифраторов свободных и занятых идентификаторов соответственно обоих блоков, выходы дешифраторов свободных идентификаторов каждого блока подключены к единичным входам регистров свободных иденти шкаторов соответствуюшего блока, выходы которых соединены со входами узлов приоритета сортветствуюших блоков, выходы узлов приоритета каждого блока подключены ко входам шифраторов, к нулевым входам регистров свободных идентификаторов и к выходам дешифраторов занятых идентификаторов соответственно одноименных блоков, первые выходы шифраторов каждого блока подключены к шестому и седьмому входам блока управления соответственно, вторые выходы шифраторов каждого блока подключены к четвертым входам одноименных регистров связи. Источники информации, принятые во внимание при экспертизе: 1. Патент США № 36314О2, кл. G 06 F 15/16, 1972. . 2.Косгееа L.3 ,Woing-Q.Y.,Ttie desig-n о|а fi giiEv ParoifcEet computer orgfan-CsatVon , IEEE Tran Qictions on computehs, VoCume с-18,,р.520-б29, 969I I