Система для обмена данными управляющей вычислительной машины с периферийным устройством Советский патент 1979 года по МПК G06F3/04 

(54) СИСТЕМА ДЛЯ ОБМЕНА ДАННЫМИ УПРАВЛЯЮЩЕЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ПЕРИФЕРИЙНЫМ УСТРОЙСТВОМ

2 364 выходного коммутатора, входы и выходы которого поде соединены к соответствующ входам и выходам системы. На чертеже представлена блок-схема системы, которая содержит: центрапьпый процессор 1, регистр обмена 2, блок 3 выбора приоритета, блок 4 управ ления, бпок 5 управления периферийным устройством, коммутатор 6, выходной коммутатор 7, периферийный регистр 8, а фесный регистр 9, блок 10 управле ния адресным регистром, формирователь .11 признака обращения, дешифратор 12, входы и выходы системы 13,. подключае мые к периферийному устройству, форми рователь 14 сигнала переключения, шина 15 синхронизации, сигнал на кото рую подается со второго выхода блока 4 управления, и шина 16 синхронизации, на которую сигнал подается из блока 5 управления периферийным устройством. Центральный процессор 1 соединен с регистром обмена 2 шинaми пo которым производится обмен информацией в параллельном коде между процессором 1 и регистром обмена 2.с Управление регистром обмена 2 осуществляет бпок 4 управления. Источники данных периферийного уст ройства соединены со входами-выходами 13, которые через выходной коммутато 7 св5кзаны с периферийным регистром 8 Сигналь: с выхода дешифратора 12 через формирователь 14 сигнала переклзоченйя подаются на управляющие коммутатора 6, обеспечивающего в зависимости от режима работы подачу на управляющий вход периферийного регистра 8 сигналов синхронизации либо с соответствующего выхода блока 4 управления {шина 15 синхронизаш), либо с выхода блока 5 управления периферийным устройством (шина 16 синхронизаоии). Управление адресным регистром 9 осуществляется сигналами, поступающим на соответствующие входы иа блока Ю управгюння адресным регистром и на формирователя 11 признака обращения. В исходном положении сигнал на шине 15 синхронизации из блока 4 управления в перифврийнрв устройство не выдается. При напнчиа сигнала на шине 16 синхронизации, гвиерируемрго блоком 5 управления периферийным устройством, формирователь 11 п|зизнака ббращевня вырабатывает ситная, обеспечивающий по соотвегс1ъующому входу установку адресного регистра 9 в исходное состояние, которое преобразуется дешифратором J 2 в сигнал, которым формироватега 14 сигнала переключения переводит коммутатор 6 в состояние, обеспечивающее прохождение cHrHahoB синхронизации с гыхода блока 5 управления периферийным устройством на управляюшин вход периферийного регистра 8. Кроме того, состояние разрядов адресного регистра 9 дешифруется в выхошюм коммутаторе 7, и тем самым обеспечивается разрыв цепей обмена источников данных, подключенных ко входам-выходам 13, и периферийного регистра 8. „Обмен данными управляющей вычислительной машины с периферийным устройством может производиться как по инициативе центрального ьроцессора 1, который формирует в этом случае сигнал, поступающий в бпок 4 управления, так и по инициативе периферийного устройства, которое формирует сигнал, поступающий из его блока 5 управления периферийным устройством через блок 3 выбора приоритета на соответствую™ щий вход блока 4 управления. Блок 4 управления, получив команду на обмен данными центрального процессора 1 с периферийным устройством, выдает на шнну 15 синхронизации последовательность импульсов. С приходом первого импульса последовательности формирователь 11 признака обращения в течение времени действия последовательности импульсов синхронизации на шине J.5 вырабатьтает потенциальный сигнал, которым адресный регистр 9 переводится в режим записи информации. Одновременно, бпок 10 управления адресным регистром по сигналу с выхода формироватепя 11 признака обращения начинает вырабатывать ,иа последовательности импульсов синхронизации первую пачку сдвиговых импульсов, которые поступают иа вход синхронизации адресного регистра 9, обеспечивая запись кода операции (организадая передачи инфсрмагша в одном клв обоих ишравлениях) я вхоии выхода 13, поступакядего иа блока 4 упр аБле1Шя. Но окоячаиов aaimcB нвформаши в ая; 8СНЫЙ регистр 9, состоайие разрадов этого регис-фа дешифруется в выходном доммутаторе 7, обеспечивая подключение соответствукяпего вкода выхода 13 к 56 перифбфнйному регистру 8. Кроме того, дешифратор 12 дешифрует и вырабатывае сигнал, который через формирователь 1А сигнстла перекшочения выдается на управ ляюш,ие входы коммутатора 6, обеспечивая формирс.;вание второй пачки совиговы имггутзсов из последовательности импуль сов синхронизации на цгине 1 5 и подачу этой пачки сдвиговых импульсов на вход синхронизации периферийного рогист ра 8. Одновременно блок 4 управления вырабатывает третью пачку сдвиговых импульсов, которые прикладьгоаются к входу синхронизации регистра обмена 2. Информация с выхода регистра обмена. 2 под действием третьей пачки сдвиговых импульсов поступает на вход периферийного регистра 8 и записьгааетс в него. Аналогичным образом информация из периферийного регистра 8 переписьь вается в регистр обмена 2. По окончаний сеанса обмена информацией блок 4 управления прекрашает выдачу сигнала на шину 15 синхронизации. Формирователь 11 признака обращения при наличии сигнала на его входе по шине синхронизации 16 формирует сигнал, которым адресный регистр 9 и блок 1О управления адресным регистром переводятся в исходное состояние. В выходном коммутаторе 7 разрываются соешгаения вхОпов -выходов 13 И периферийного регистра 8. На выхода дешифратора 12 заканчивается формирование сигнала, обеспечивающего через формирователь 14 сигнала переключения и коммутатор 6 подачу на управляющий вход периферийного регистра 8 сигнала синхронизации с шины 15, Центрагоьный процессор 1 осуществляет считьгеание информации с регистра обмена 2 и начинает подготавливать информацию дня спедукяцего сеанса обмена информацией, В периферийном устройстве информация с периферийного регистра 8 переписывается в соотве ствукяций источник ванных, подкшоЧеИйьтЙ ко входу-выходу 13, Поспе этого лерйферййньй регистр В может использован в составе периферийного устройства для решения рругю задач, для чего через коммутатор 6 из блока 5 управпення перифернйным 6 устройством на вход синхронизации регистра 8 подается сигнал синхронизации с шины 16, Таким оёразом, введение в систему но авт. св. №490115 ряда дополлител ных блоков позволило повысить пропускную способность системы обмена управляющей вычислительной машины с периферийным устройством за счет одновременной работы нескольких нсточпиког данных В составе периферийпог-о устройства. Формула из обретения Система для обмена данными управляющей вычислительной машины с периферийным устройством по авт. св. № 490115, отличаюшаяся тем, что, с аелью повышения пропускной способности системы, в нее введены адресный регистр, блок управления адресным регистром, дешифратор, формирователь признака обращения, формирователь сигиапа переключения и выходной коммутатор, причем управл51ющий вход коммутатора соеяинен с управляющими входами формирователя признака обращения, фг К}Ирователя сигнала ключепия и блока управления адресным регистром, выход- которого подключен к первому входу адресного регистра, второй вход коммутатора соединен с первыми входами формирователя признака обращения и формирователя сигнала переключения, выход которого подключен к третьему входу коммутатора, выход формирователя признака обращения ссе/1инен со входом блока управления адресным регистром и вторым взсопом адресного регистра, третий вход которого подкпжзчен к третьему выходу блока управления, выхошл адресного регистра подключены к ацресвому входу выходного коммутатора я дешифратор к третьему входу формнроватеяя признака обращения:, информацаоЕЕые входы и выходы пернфернйного регистра подключены соответственно к информационным ЁЫЗСОдам и входам агкодного жоммутатора, Ей;оды Е выходы которстЧ) подсоединены к соответствуюшям входам н выходам системы.