Цифровой функциональный преобразователь Советский патент 1979 года по МПК G06F17/10 G06F7/544 

Изобретение относится к области цифровой вычислительной техники и может быть использовано для аппаратной реализации операций вычисления обратного гиперболического синуса К1Ш косинуса и функций вида 2 уе и е Известно устройство для вычисления обратного кругового синуса, содержащее сумматоры-вычитатели, регистры, запоминающий блок, блок счета итераций, три гер и блок управления. Это устройство н предназначено для вычисления гиперболических функци и f Ij . Наиболее близким к предлагаемому яв ляется цифровой функциональный преобразователь, содержащий блок памяти, четыр регистра сдвига, блок сдвига, четыре сумматора-вычитателя, причем выходы первого, второго, третьего сумматоров- вычитателей соединенЕл соответственно с первыми входами первого, второго, третьего регистров сдвига, первые выходы которых соединены соответственно с пер выми входами первого, второго, третьего сумматоров-вычитателей, второй выход первого регистра сдвига соединен с первым входом четвертого регистра сдви1а, второй выход второго регистра сдвига соединен с первым входом блока сдвига, Ьыходы которого соединены с входами четвертого сумматора-вычитателя, выход четвертого сумматора-вычитателя соединен со вторым входом второго сумматсра-вычнтателя, выхоа блока памяти сюединен со вторым входом третьего сумматора-вычитателя, выходы олока управления соединены соответственно с Bxonovt блока памяти и со вторыми входами регистров сдвига и блока сдвига 2 . Это устройство предназначено только для вычисления обратного гиперОолического косинуса, и но позволяет вычислять ряд других функций. Целью изобретения является расширение функциональных вoз oжнocтeй. за счет вычисления функций вида 2уе, . Эта цель достигается тем, что преобразователь содержит бл(:1К с шпнония, пепвьй и второй входы которого соединены с третьими выходами соответственно первого и второго регистров сдвига, первый выход соединен с входами управления блока памяти, первого и четвертого сумматоров-вычитателей, второй выход - со входом блока управления, а выход четверто го регистра сдвига соединен со вторым входом первого сумматора-вычитателя. На чертеже представлен предлагаемый преобра зовет ель. Преобразователь содержит сумматорывычитатели 1-4, регистры сдвига 5-8, блок 9 сдвига, блок 1О памяти, блок 11 сравнения и блок 12 .управления. Блок 9 сдвига представлен для сдвига значений в регистре сдвига 6 и может быть выполнен либо на регистрах сдвига, либо на матричных сдвигателях. Блок 10 памяти можетбыть выполнен в виде одно стороннего ЗУ с поразрядным считыванием каждым тактовым импульсом записанных по одному адресу двух констант вица, , 1 (1+2-/ ) и t- (1-2-/ ). одна из ко торых в зависимости от значения сигнала с блока 11 сравнения выдается на выход Блок 11 сравнения содержит, например, цифровую схему сравнения разности двух кодов относительно единицы, входы которой подключены к входам блока 11. Первый выход через триггер соединен с первым выходом блока 11, второй выход которого соединен со вторым выходом блока 11. Блок 11 може-т быть также выполнен в виде последовательно соединенных сумматора-вычитателя и регистра, на второй вход которого и на второй вход сумматора вычитателя соответственно подсоедине ны входы блока 11...Выходы регистра со.единены с -одной группой входов блока сравнения двух кодов, на вторую группу входов которой подаются -значения, соответствующие единице. Выходы блока сравнения являются выходами блока 11. Блок 12 управления содержитг например, генератор тактовых импульсов, счетчики, распределитель и логические элементы;. Преобразователь работает следующим образом, В цифровом функциональном преобразователе реализуется основанный на операщгах псевдодепения и псевдоумножения (выполняемые сложением-вычитанием и сдвигом) разностно-.итераннош1 ыйалгоритм представленный в виде системы рекуррент. ных соотношений, например, для двоичной системы счисления с .фиксированной аапя- той для обратного гиперболического синуса УНГГ. .)-гЛг, 2 41 npu|2 -yj,. рО,0,1,1,2,2.,.П,П -1 при|г -у, ..,() или для обратного гиперболического косинусаУо 2у У,.У ра Уп-Siye Z,. , .Zj,) --о,о,4,(,а,2, ...п,п -1 npu|y--ZLUl J- (+c )) .п где h - число разрядов аргументауг аНХ или у -chx 1 Особенностью вычисления обратного гиперболического KocHfjyca является необхо-i димость повторения по два раза каждой итерации, так как пдследовательность констант E./j(, ,2 ) не удовлетворяет условию- сходимости исправляемости итерацийEncn-fb j.s: en(i-2-) en(1-2)4 sn enO-.a} Алгоритм для вычисления обратного гиперболического синуса и косинуса отличаются только процессом определения очередной цифры псевдочастного или оператора qv , оторьш В первом случае вычисляется пуем сравнения с единицей, разности 7-J - ; .а во втором случае - раз ости ( уV 2 }, Это определяет одинаковость структуры при вычислении этих функций, так изменяется только порядок вода операндов в цифровой блок сравнеия. Для этого на блок 11 подается сигал, определяющий вычисление обратного инуса или косинуса. Обратный гиперболический синус и ушсции 2уе и е в цифровом функциоальном преобразователе вычисляются елеующим образом. 568 В блок сравнения 11 подается сигнал, определяющий вычисление разности , Первоначально регистры сдвига 5,7 и 8 устанавливаются в нулевые состояния, а в регистр сдвига 6 - единица. В регистр сдвига 5 заносится удвоенное значение аргумента y sh причем умножение на два производится структурно -переносом запятой влево на один разряд при вводе кода. В любой j/ - ой итерации тактовые импульсы с выходов блока управления 12 сдвигают соответствующие содержания в регистре, сдвига 8 и в блоке савига 9, полученные результаты и содержания регистров сдвига 5-7 на соответствующие входы сумматоров-вычитателей , а также подают на второй вход сумматоравычитателя 3 разряды очередной константы E.(j/l+( выходов сумма торов-вычитателей 1-3 результаты операций записываются младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды регистров сдвига 5-7 и продвигаются к началу этих регистров (в сторону младших .разрядов). После выполнения п гп тактов, где гп 2 h V число дополнительных (защитных) разрядов для компенсации погрешности усечения чисел при сдвиге, в регистрах сдвига содержатся результаты j- - ой итерации. Одновременно находится, разность содержаний регистров сдвига 6 и 5и результат .сравнения этой разности с единицей в блоке 11 сравнения. В случае, если разность 2.1, значение очередной для следующей итерации цифры ) 1 зна+ 1. При разности (2|,-yj, - 1. чение очередной цифры « ,;, f При q, + 1с первого выхода блока сравнения 11 выдается сигнал (например, нулевой уровень), определяющий сложение в сумматорах-вычитателях 1 и 4 и подачу очередной константы Е ( ) на второй вход сумматора-вычитателя 3. При f,, - 1 с первого выхода блока сравнения 11 выдается сигнал (например напряжение единичного уровня .), определяю щий вычитание в сумматорах-вычитателях 1 и 4, и подачу очередной константы 6yj,( ) на второй вход сумматора-вычитателя 3. .В каждой |-й итерации содержимое регистра сдвига 5 сдвигается в регистре сдвига 8 .на разряд вправо от аапятой, а содержимое регистра сдвига 6 сдвигается в блок сдвига 9.на + 1 (,i-+l) разрядов вправо от запятой. Для расй1ире 1 ния интервала изменения аргумента У повторяется первая итерация до тех пор, пока значение разности ( zj, - у; ) не станет больше единицы,- а затем перейти к следующим итерациям. После выполнения -o-i-l двойнысх итераций или при равенстве единицы разности ( 2.1 ) процесс вычисления прекращается, в регистре спвига 5 находится значение функции 2уй .в регистре сдвига 6 - значение функции 2, в регистре сдвига 7 - значение функции arc h у i Вычисление обратного гнперболического косинуса и одновременно функций и е. 2х в данном цифровом функциональном преобразователе производится аналогично; о.днако с единицей сравнивается разность (уь- .t, ). В этом случае на блок сравнения 11 подается сигнал, определяющий вычисление разности У}- Z-l После выполнения Г 1 двойных итераций или при равенстве единицы разности (i-Zi) . процесс вычисления прекращается, в регистре сдвига 5 находится значение функции 2уе, , в регистре сдвига 6 - знаV/1лчение функции в регистре 7 - значение функции Qr-chy Процесс вычисления функции к л arch ц, иллюстрируется конкретным числовым примером для аргумен-. та -X 1,2, приведенным в таблице. Время вычисления одновременно трех утшзайных функщй в предложенном цифровом фувкциовальном преобразователе значительно меньше времени вычисления в известных и .равно з;ь.Ч8й1+12. Асинхронньп режим работы (прерывание процесса вычисления при равенстве едиЕ1ИЦЫ разности содержаний регистров сдвига 5 и б) дополнительно сокращает время вычисления. Кроме того, асинхронный режим работы увеличивает .точность вычисления без увеличения числа итераций. Из данных таблицы видно, что погрешность вычисления на первой тринадцатой итерации меньше, чем на второй тринадцатой итерации (точное значение обратного косинуса равно О,6223625О4). Предложенньй цифровой функциональный преобразоватеяь значительно проще устройства, состоящего из устройства для вы- числения обратного гиперболического синуса или iKocifflyca, устройства для вычисления экспоненциальной функции, квадратора и устройства умножения. Кроме того, укааанные функции с помощью этих отдельных 7684 устройств вычисляются Последовательно и время вычнслейия как минимум а три раза больше, чем в предложенном цифровом функциональном преобразователе при сравнимых аппаратурных затратах. Предложенный преобразователь состоит иа простых цифровых стандартных элементов и известных схемотехнических решений с высокой степенью интеграции. Таким образом, он совмещает требования быстродействия, надежности, точности и аппаратурных затрат. Использование данного цифрового функционального преобразователя для вычисления указанных функций; также сократит расходы на разработку новых цифровых устройств для решения тождественной задачи.

5,О625 .5,4 . 2,84765625 5,О5 4,44946289 5,0625 3,406620025 1,023067475 4,4296875 4,31150346 0,67189497 4,98339843 3,789407337 0,882528693 4,67193603 3,330533792 1,О494О62О8 4,37994 4,5168131253,541944626 0,974868499 4,3756627153,324032015 1,051630700 4,4440324443,42871954 1,015312904 4,513470453,536704117 0,976766333 4,4782089633,481658977 0,996549986 4,4432229563,427470558 1,015752398 ,4,4605792953,454299 968 1,006279327 4,4780034323,481339992 0,996664040 4,4692573323,467753687 1,001503655 4,4779863003,481312825 0,996673575 4,473613273,4745167 О,999О9657 4,4692445073,467733842 1,001510665 4,4714267553,47112112 1,000305635 4,473610073,474511707 0,999098363 4,472517883,472815353 0,999702527 4,4714259567 3,471119827 1,ООО3061297 4,471971243,4719773 1,ООООО394 4,4725171343,472815OU1 0,999702133

Формула изобретения

11ифровой функционяльный преобразовйтель, содержащий блсж памяти, четыре ре0,3375 1,20234375 0,61303711

гистра сдвига, блок сдвига, nerbifie сумматора вычитателя, причем выходы liepBor o, второго, третьего с;умматоров-Б1:1чг1тателей соединены соответственно с пе 1выми вхо10,4054641 10,8109282 10,5232467 10,7463893 10,6128587 10,7306412 10,66610273 10,60156426 10,63233587 1 0,60058734 10,61609152 10,63159570 10,623752564 10,615909428 10,619808063 10,623706698 10,621751666 10,623702883 10,6227258437 0,6217488044 10,6222369664 10,6227251284 10,6224809599 10,6222367914 10,6223588542 10,6224809170 968 дами первого, второго, третьего регистррв сдвига, первые выходы которых соединены соответственно с первыми входами перво-. Го, второго, третьего сумматоров-вычита- телей, второй выход первого регистра сдЬига соединен с первым входом четвертого регистра сдвига, -второй выход второго регистра сдвига соединен с первым входом блока сдвига, выходы которого соединены с входами четвертого сумматоравычитателя, выход четвертого сумматора-вычитателя соединен со вторым входом второго сумматора-вычитателя, выход блока памяти соединен со вторым входом третьего сумматора-вычитателя, выходы блока управления соединены соответственно с входом блока памяти и со вторыми входами регистров сдвига и блока сдвига, отличающийся тем, что, с целью расширения функциональных возмож1костей, вычисления функций вида 2 у 6 , Q, он содержит блок cpaвнeния первый и второй входы которого соединены с третьими выходами соответственно первого и второго.регистров сдвига, первьй выход соединен с входами управления блока памяти, первого и четвертого сумматоров-вычитателей, второй выход - со входом блока управления, а выход четвертого регистра сдвига соединен со вторым входом первого сумматора-вычитателя. Источники информации, принятые во внимание при экспертизе 1,Авторское свидетельство СССР № 478313, кл. Q Об F- 15/2О, 1973. 2.Заявка № 2174175/18-24, кл. G- 06 F 15/20, 07.02.77, по которой принято решение о выдаче -авторского свидетельства.