Устройство для вычисления гиперболических синуса и косинуса Советский патент 1976 года по МПК G06F17/10 G06F7/548 

На чертеже приведена структурная схема устройства для вычисления гиперболических синуса и косинуса.

Устройство содержит три одноразрядных сумматора-вычитателя /-3 комбинационного типа; три накопительных регистра 4-6; два сдвигающих регистра 7 и 8; блок иамяти 9, выполненный в виде односторонней памяти с поразрядной выборкой константы вида arth каждым тактовым импульсо.м; блок 10 определения сходимости, выполненный в виде цифровой схемы сра;внения; блок // определения знака тсевдочастного, выиолнен«ый в виде триггера с логической схемой; блок сброса 12, блок управления 13, блок 14 повторения итераций, состоящий из счетчика и логических схем.

Блок управления 13 состоит из генератора тактовых (сдвигающих) импульсов, двух счетчиков, дещифратора, логических схем и формиров ателя. .Входом устройства является вход накопительного регистра 5. .Выходом устройства для гиперболичеекого синуса является выход Накопительного регистра 5, для гиперболического косинуса - выход .накопительного регистра 4. Выходы блока управления 13, по которым поступают тактовые сдвигающие Импульсы, соединены с управляющими входами всех регистров и входом блока памяти 9.

Устройство работает следующим образом.

В начальном состоянии в накопительном регистре 4 находится значение, обратное коэффициенту удлинения гиперболического вектора (/{„ - 1,205136). В накоп;ительном регистре 5 и сдвигающих регистрах 7 и 5 находятся нулевые значения, в накопительном регистре 6 находится значение аргумента (гиперболического угла). В любой итерации блок управления выдает серию тактовых импульсов для продвижения содержания накопительных регистров 4, 5 и 6 тл сдвига содержания сдвигающих регистров 7 я 8. По знаку содержания накопительного регистра 6 в бло;ке // вырабатывается очередное значение, цифры псевдочастного (-f I или -1), которое используется в следующей итерации. В зависимости от его значения одноразрядные сумматоры-вычитатели работают в режиме суммирова.ния-вычитания. Содержание накопительных регистров 4 и 5 сдвигается в сдвигающих регистрах 7 и S, перекрестно суммируется (или вычитается) со своим переадресованНьш значением. Содержание накопительного регистра 6 вычитается (или суммируется) со значением очередной констаиты из блока памяти 9. Получеиные в каждой итерации результаты последовательно заносятся в освобождающиеся при сдвиге старщие разряды накопительных регистров 4-6 и продвигаются на свои позиции. Для выполнения условий сходимости (исправляемости процесса) повторяются по два раза итерации с номерами /C 4, 13, 40,..., 3 + 1, .. .,/С. В повторяемых по два раза итерциях число сдвигов и очередная константа не изменяются, однако значение цифры псевдочастного на новторяе.мых итерациях может быть различным. Блок 14 считает номера итераций и выдает сигнал разрещения перехода к следующему числу сдвигов и очередной константе после повторения

указанных итераций. Для подавляющего больщинства значений аргумента итерационный процесс вычисления функций сходится на итерации, номер которой меньще п, где п. - число разрядов. При этом в накопительном регистре 6 содержание равно нулю и блоки определения сходимости 10 и сброса 12 выдают сигнал, по которому блок управления 13 прекращает выдавать тактовые импульсы. Этим обеспечивается асинхронный режим процесса

вычисления, а время вычисления сокращается. Максимальное время вычисления одновременно гиперболических синуса и косинуса для практически требуемой точности в тактах равно Т п + Qn + 8.

Ф о ;р м у л а изобретения

Устройство для вычисления гиперболических синуса и косинуса, содержащее блок управления, выходы которого соединены с унравляющими входами накопительных и сдвигающего регистров и с входом блока памяти, выходы накопительных регистров соединены с входами первого и второго одноразрядных

сумматоров-вычитателей, выходы которых соединены с входами накопительных регистров, выход одного накопительного регистра соединен с входом блока определения знака псевдочастного, выход которого соединен с

управляющим входом первого одноразрядного сумматора-вычитателя, другой выход накопительного регистра соединен с входом блока определения сходимости, выход которого соединен с входом блока сброса, выход которого

соединен с одним входом блока управления, другие вход и выход которого подсоединены к блоку повторения итераций, отличающееся тем, что, с целью повыщения точности и быстродействия устройства, в него введены дополнительно третий одноразрядный сумматоргвычитатель, сдвигающий и накопительный регистры, один выход которого соединен с входом второго одноразрядного сумматора-вычитателя, выход которого соединен с входом накопительного регистра, другой выход данного регистра соединен с входом дополнительного сдвигающего регистра, выход которого соединен с входом первого одноразрядного сумматора-вычитателя, причем зправляющие входы второго и третьего одноразрядных сумматоров - вычитателей соединены с выходом блока определения знака псевдочастного, а выход блока памяти соединен с входом третьего одноразрядного сумматора-вычитателя.

Источники информации, принятые во внимание лри экспертизе:

1. Система «Дивик для решения сложных навигационных задач. «Электроника, 1966 г., т. 39, № 18, стр. 30-38.

6

2. Башлаков Е. П. и др. Вопросы развития малых ЦВМ с произвольной значностью иснользуемой системы счисления, «Кибернетика, Киев, 1972 г. № 1, стр. 76.