Устройство для контроля дешифраторов Советский патент 1979 года по МПК G06F11/10 

I

Изобретение относится к устройствам , вычислительной техники и может найти применение для контроля устройств управления вычислительных машин н других дискретных автоматов.

Известно устройство, содержащее регистр, дешифратор и узел контроля, позволяющий идентифицировать ошибки регистра и дешифратора, недостатком которого является малая гибкость контроля, наличие нескольких контрольных разрядов регистра а также значительные затраты оборудования при дешифрировании отдельных групп разрядов регистра {.

Наиболее близким к данному изобретению техническим решением является устройство для контроля дешифраторов, содержащее входной регистр с контрольным разрядом, дешифратор, выходы разрядов вход11ОГО регистра соединены с соответствующими входами дешифраторов, узлы объединения, представляющие собой многовходовую свертку по модулю два, выходы дешифратора соединены с соответствуюшими входами узлов объединения по четности, схему срав-, ения, входы схемы сравнения соединены с выходами .узлов объединения по четности

С сверткой по модулю два и выходом конт- рольного разряда входного регистра Ч.,

Недостатком данного устройства является малая разрешаюш.ая способность и гибкость контроля, так как дешифрируемый код входного регистра контролируется единственным контрольным разрядом,,кроме того, контроль не позволяет отличить ошибки регистра и дешифратора.

Целью изобретения является повышение разрешающей способности и гибкости конт-; роля группы дешифраторов.

Указанная цель достигается тем, что устройство содержит самопроверяемые узлы свертки, два элемента ИЛИ, элементы равнозначности, причем выходы узлов объединения по четности соединены с соответствующими входами .самопроверяемых узлов свертки, первые и вторые выходы каждого самопроверяемого узла свертки соединены; с соответствующими входами элементов рев- нозначности и вторым и третьим входами схем сравнения, входы первого элемента ИЛИ соединень с выходами схем сравнения, входы второго элемента ИЛИ соединены с выходами элементов равн ьзначности, выходвл элементов ИГЛИ являются выходами устройства.

На чертеже изображена блок-схема устройства.

Устройство содержит входной регистр 1 с контрольными разрядами 2 и 3 по четности, первый из которых относится к информационным разрядам 4 и 5, второй - к информационным разрядам 6 и 7, дешифраторы 8- 0, узлы 11 - 14 объединения по четности, самопроверяемые узлы 15 и 16, свертки, схемы 17 и 18 сравнения, элементы 19 и 20 равнозначности, элементы 21 и 22 ИЛИ.

Выходы каждого из дешифраторов 8 и 10 разбиты на группы и соединены ,с парами узлов 11 и 14 объединения по четности таким образом, что при четной комбинации сигналов на входе дешифратора, выходы узлов объединения по четности при четной паре выдают логическую комбинацию 10, при нечетной - 01. В качестве узлов объединения почетности могут быть использованы многовходовые элементы ИЛИ или Исключающее ИЛИ. Выходы дешифратора 9 разделены на две группы относительно разряда 5 регистра 1,к-первой группе относятся выходы, которые возбуждаются при нулевом (четном) значении этого разряда, к второй - те выходы, которые возбуждаются при единичном (нечетном) значении. Эти же выходы дешифратора 9 также р збитьт на две группы относительно разрядов 6 .регистра 1. К первой группе относятся выходы дешифратора 9, возбуждающиеся при наличии в разрядах 6 четной комбинации, к второй - те выходы, которые возбуждаются гтрй наличии в них нечетной комб инаЦии. Группы четных и нечетных относительно разряда 5 регистра I выходов дешифратора 9 подключены к узлам 12 объединения по четности, группы четНьтх и нечетйЫх отжэсительно разрядрв 6 -: к узлам 3 объединения по четности. Такое подключение позволяет подсоединять контролируемый дешифратор к разрядам регистр, связанным с несколькими контрольными разрядами, Т; ё. повысить гибкость контроля. Выходы узлов 11 и 12 объединения по четности подсоединены к самопроверяемому узлу 15 свертки, причем выходы каждой пары узлов 11 и 12 объединения по четности подключаются к одному парному входу самопроверяемого узла 15 свертки. Аналогично соединены узлы 13 и 14 объединения по четности и самопроверяемый узел 16 свертки. Самопроверяёмые узлы 15 и 16 свертки подключены к схемам 17 и 18 сравнения, которые соединены по входу также с соответствующими контрольными разрядами 2 и 3 регистра 1. Сигналы с выходов самопроверяемых узлов 15 и 16 свертки поступают также на элементы 19 и 20 равнозначности. Выходы схем 17 и 18 сравнения и элементов 19 и 20 равнозначности подсоединены

к элементам 21 и 22 ИЛИ, выходы которых являются выходами устройства.

Устройство функционирует следующим Образом.

В регистр 1 записывается код вместе с контрольными разрядами, информационные разряды 4 - 7 поступают на дешифраторы 8-10, где происходит дешифрирование. При отсутствии неисправностей в устройстве- в любой момент времени возбуждается только Jэдин выход каждого дешифратора 8- 10. Поэтому на выходах пар узлов объединения по четности появляются комбинации двоичных сигналов 01 и 10. Причем на выходах пар узлов П и 14 объединения по четности комбинация 01 соответствует нечетному коду во всей де шифрируемой группе разрядов регистра , комбинация 10 - четному коду. В отличие от них сигналы на выходах пар узлов 12 и 13 объединения по четности определяют четность только той 4acfи дешифрируемой групO пы разрядов, которая логически связана с соответствующим контрольным разрядом 2 или 3. Комбинация 01 на выходах узлов 12 объединения по четности указывает на единичное значение разряда 5 регистра 1, комбинация 10 - на нулевое значение. Ана логично. Комбинация 01 на выходах узлов 13 объединения по четности соответствует нечетному коду в разрядах 6 регистра 1, ком-. бинация 10 -четному коду. Таким образом,

0 комбинация сигналов на выходах узлов I и 12 объединения по четности определяют четность всех информационных разрядов, связанных с контрольным разрядом 2, а комбинации сигналов на выходах узлов 13 и 14 объединения по четности определяют четность разрядов связанных с контрольным

разрядом 3.

Часть устройства, состоящая из самопроверяемого узла 16 свертки, схемы 18 сравнения и элемента , 20 равнозначности

Q работает так же, как часть устройства, включающая самопроверяемый узел 15 свертки, схему 17 сравнения и элемент 19 равнозначности, поэтому описывается функционирование только первой из них.

Самопроверяемый узел свертки обладает

5 следующим логическими свойствами. При . подаче на каждый парный вход разрешенных комбинаций 01 или Ю на его парном выходе также появляется разрешенная комбинация 01 или 10. Если на одном из парных входов появится запрещенная комбинация 00 или Ц, то на парном выходе также возникает запрещенная комбинация 00 или П.

При отсутствии неисп(авйостей в дешифраторах 8 и 9 на входы самопроверяемого узла 15 свертки подаются только разрешенi ные комбинации, поэтому на парном выходе также возникают только разрешенные комбинации, на которые элемент 19 равнозначности выдает на выходе нулевой сигнал. Если комбинации сигналов 01 на парных входах и выходе самопроверяемого узла свертки поставить в соответствие логическую единицу, а комбинации 10 - логический нуль , то окажется, что данный узел кроме указанных функций, реализует еще и функцию Исключающее ИЛИ от многих парных входов. Так как комбинации сигналов на выходах узлов II и 12 объединения по четности определяют четность соответствующих групп разрядов регистра 1, а самопроверяеиый у5ел15 свертки реализую многовходовую функций Исключающее ИЛИ, сигналы на парном выходе самопроверяемого узла 15 свертки указывают на четность всехразрядов регистра I, связанных с контрольным разрядом 2. Схема сравнения проверяет соответствие между сигналами на выходах узла 15 и значением контрольного разряда 2. Неисправности дещифраторов 8 и 10, соответствующие отсутствию возбужденного выхода и наличию лищних возбужденных выходов приводят к появлению запрещенных комбинаций 00 или 11 на выходах сортвётствующих пар узлов 11 - 14 объединения по четности, а затем - на парном выходе самопроверяемого узла 15 или 16 свертки. Элемент равнозначное™ 19 или 20 рырабатывает сигнал ощибки, поступающий через элемент 22 ИЛИ на вьгход устройства. Аналогичные неисправности дещифратора 9 могут вызывать появление сигналов ощибки на выходах обоих элементов 19 и 20 равнозначности. Запрещенные комбинации на , парных выходах самопроверяемых узлов 15 и 16 могут вызвать также появление сигналов ощибок и на выходах схем 17 н 18 сравнения. При наличии ощибки по нечетности в коде, записанном в разрядах 2, 4 и 5 регистра 1, схема сравнения 17 обнаружит несоответствие между четностью разрядов 4 и 5, определяемой разрешенной комбинацией на парном выходе самопроверяемого узла 15 свертки, и контрольным разрядом 2. С ее выхода сигнал ощибки через элемент 21 ИЛИ поступает на выход устройства. Ана. логично происходит обнаружение ошибки по четности в разрядах 3, 6 и 7 регистра 1. Пусть а - сигнал ощибки с выхода элемента 21 ИЛИ, b - сигнал ощибки с выхода элемента 22 ИЛИ, тогда логические комбинации сигналов а и b представляют следующую информацию: а-Ь - определена ошибка по чет- ности в регистре 1; (a-bvab) Ь-определена ошибка функционирования дешифратора, правильность информации в регистре 1 не определена;аБ - ошибка регистра 1 и дешифратора отсутствуют. Устройство допускает подключение контролируемых дешифраторов к информационным разрядам регистра, связанным с несколькими контрольными разрядами, позволяет отличить отдельные-неисправности регистра и дешифратора, что определяет повышение гибкости и разрешающей способности контроля. Формула изобретения Устройство для контроля дещифраторов, содержащее входной регистр, п пар узлов, объединения по четности, схемы сравнения, причем выходы информационных разрядов входного регистра соединены с соответствующими входами контролируемых дещифраторов, выходы каждого контролируемого дещифратора соединены с входами соответствующих пар узлов объединения по четности, первый вход каждой схемы сравнения соединен с выходом соответствующего контрольного разряда входного регистра, огл«чающееся тем, что, с целью повыщения разрещающёй способности и гибкости контроля, оно содержит самопроверяемые узлы свертки, два элемента ИЛИ, элементы равнозначности, причем выходы узлов объединения по четности соединены с соответствующими входами самопроверяемых узлов свертки, первые и вторые выходы каждого, самопроверяемого узла свертки соединены с соответствующими входами элементов равнозначности и вторым и третьим входами схем сравнения, входы первого элемента ИЛИ соединены с выходами схем сравнения, входы второго элемента ИЛИ соединены с выходами элементов равнозначности, выходы элементов ИЛИ являются выходами устройства. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 408310, кл. G 06 F 11/10,1972. 2.Авторское свидетельство СССР 222015, кл. G 06 F 5/02, G 06 F 11/00, 1967 (прототип).