Устройство для контроля дешифратора Советский патент 1977 года по МПК G06F11/10 

блока 9 через элемент НЕ 11 и выход блока 10 непосредственно соединены с входами элемента И 12, выход 13 которого вместе с выходом 14 элемента НЕ 15 образует парный выход устройства.

Вход элемента НЕ 15 подключен к управляющему входу 8 блокирз ощего сигнала дешифратора. На вход 16 блока 9 свертки по модулю два и на вход 17 блока 10 свертки по модулю два подается бит четности входной информации (дополняющий код входной информации до нечетности).

11ри нормальной работе дещифратора сигнал появляется только на одном из его выходов. При соответствии его одному из четных кодов на соответствующий вход и вход 16 блока 9, а также на вход 17 блока 10 поступает сигнал «1, на остальные входы блоков 9 и 10 - «О. В результате на входах элемента И 12, следовательно, и на выходе 13 элемента И 12 присутствует «1. На выходе 14 элемента НЕ 15 наблюдается «О, так как на входе 8 оказывается «1.

В случае поступления нечетного кода на вход дешифратора на соответствующий вход блока 10 поступает сигнал «1, на остальных входах блоков 9 и 10 находится «О, на выходе 13 элемента И 12 - «1. На выходе 14 элемента НЕ 15 вновь оказывается «О. Нри наличии «О на входе 8, т. е. когда блокируются все выходы дешифратора (это производится при ряде режимов ЭВМ.) на выходе 14 элемента НЕ 15 оказывается «1. При этом сигнал «1 присутствует на одном лишь входе элемента И 12 (в зависимости от значения бита четности), а на выходе 13 элемента И 12 - «О.

Таким образом, при нормальном функционировании и отсутствии неисправностей в дешифраторе и в устройстве для контроля на выходах 13, 14 присутствуют «1, О или «О, 1.

Рассмотрим работу устройства при наличии неисправностей и поступлении на вход дешифратора неправильной информации.

Вслучае неисправности в дешифраторе, приводящей к отсутствию сигналов на всех его выходах, на одном из входов элемента И 12, а, следовательно, и на его выходе 13 наблюдается «О. Сигнал «О присутствует и на выходе 14 (на входе 8 блокировки дешифратора-«1). При появлении сигналов одновременно на двух выходах дешифратора, принадлежащих одной группе, например нечетной, на выходе блока, а значит и на выходе 13 оказывается «О. На выходе 14 также наблюдается «О.

Аналогично при появлении сигнала на выходе дешифратора, не соответствующего четности входа (что происходит при некоторых неисправностях входных элементов 1), а также при поступлении неправильной информации на вход дешифратора, на выходах 13, 14 присутствуют «О, О. Значение «О, О на выходах 13, 14 оказывается и при некоторых неисправностях устройства для контроля,

например, при неисправности (0) на выходах элементов 10, И или 12.

Неисправности устройства для контроля типа тождественная единица (1) на выходах элементов 10, И или 12 будут выявлены

при нулевом значении на входе 8 блокировки дешифратора. В этом случае на выходах 13, 14 присутствуют «1, 1.

Таким образом, при отсутствии неисправностей в дешифраторе и в устройстве для

контроля, а также поступлении правильной информации на вход на выходах 13, 14 оказываются разноименные сигналы «1, О или «О, 1. При неисправностях в дешифраторе или в устройстве для контроля, а также при

поступлении неправильной информации на вход дешифратора на выходах 13, 14 устройства наблюдаются одноименные сигналы «О, О или «1, 1. Предлагаемое устройство для контроля дешифратора осуществляет полный контроль дешифратора, контроль передачи информации на вход дешифратора и одновременно является самоконтролируемым, т. е. все неисправности самой схемы контроля выявляются

в процессе нормального функционирования. Часть неисправностей схемы контроля выявляется при обычном режиме дешифратора, когда возбужден лишь один из его выходов, для выявления остальных неисправностей использован режим «Блокировка дешифратора, который также является нормальным режимом машины. Самоконтролируемость схемы контроля исключает возможность маскировки ошибок в работе дешифратора из-за

невыявленных неисправностей схемы контроля.

Формула изобретения

Устройство для контроля дешифратора, содержащее два блока свертки по модулю два, входами соединенные с двумя группами выходов дешифратора соответственно, отличающееся тем, что, с целью расширения функциональных возможностей, в устройство

введены два элемента НЕ и элемент И, причем выход первого блока свертки по модулю два непосредственно и выход второго блока свертки по модулю два через первый элемент НЕ соединены с входами элемента И, выход

которого является первым выходом устройства, вход контрольного разряда дешифратора соединен с соответствующими входами блоков свертки по модулю два, управляющий вход дешифратора соединен с входом элемента НЕ, выход которого является вторым выходом устройства.