Устройство для контроля полупроводниковой памяти Советский патент 1979 года по МПК G11C29/00 

читйвания, временем записи, временем становления информации, временем броса информации, временем смены дреса, временем восстановления после записи, задержкой при выборе кристала. При построении систем памяти, как-правило, используется большое коичество запоминающих модулей, времанные задержки которых различны. При азработке временны:с диаграмм систем амяти исходят из временных за,цержек запоминающих модулей. Обычно привязыают все сигналы к одной оси временной диаграммы системы памяти. Во все оментй времени будет точно известно положение лишь одной последовательности импульсов, и именно эта последовательность должна считаться опорной. Положение всех остальных сиг.налов относительно этой последовательности будет характеризоваться некоторой неопределенностью. Знание зоны цеопределенности позволит определять область устойчивой работы системы памйти и избежать индивидуальной настройки каждого образца системы. Чтобы определить область устойчивой работы запоминающего модуля и системы памяти, необходимо ввести в устройство контроля возможность дискретного изменения временных соотношений . между импульсами временной диаграммы проверяемой памяти, .

Целью изобретения является расширение функциональных возможностей

устройства. .

Доставленная цельдостигается тем, что устройство содержит многоканальный блок.формирования временной диаграммы, состоящий из счетчиков, триггера и двух компараторов, одни из входов которых соединены с выходами соответствующих счетчиков, входы которых подключены к соответстВ5 ющим вгдходам блока управления, выходы компараторов соединены с входами; триггера, выход которого подключен к одному из входов второго блока сопряжения.

Яа фиг.1 представлена блок-схема устройства для контроля полупроводниковой памяти; на фиг.2 - блок Формирования временной диаграммы.

Устройство содержит первый блок сопряжения 1, блок управления 2, первый генератор и мпульсов 3, второй генератор импульсов 4, второй блок сопряжения 5; блок формирования временной диаграммы б, состоящий из счетчиков 1, 8, 9, компараторов Ю, 11 и триггера 12,

: Первь1й генератор импульсов 3 формирует по программе информационные тестовые последовательности по заД&нным алгоритмам. Он -обеспечивает прием и временное хранение информации

считанной из проверяемого запоминающего модуля, операцию сравнения считанной информации с эталонной и выдачу сигналов в блок управления 2 для принятия решения о результате проверки.

Второй генератор импульсов 4 формирует по программе адресную последовательность по зада:нному алгоритму, ;осуществляет локализацию адреса, по которому происходит запись или считьюание, обеспечивает хранение пределов адресования проверяемого запоминающего модуля и сравнения адре,сов, ; . . .

Влок формирования временной диаграммы предназна:чен для формирования временных диаграмм при проверке различных запоминающих модулей и систем памяти и изменение их по заданной

программе. Все :каналы блока идентичны. Каждый канал содержит счетчики 8, 9 - соответственно начала и конца импуЛьса, компараторы 10, 11 - соответственно начала и конца импульса; Триггер 12. Счетчик 7 является общим для всех Каналр в. На вход счетчика 7 поступаю сигнала с блока управления, частота которых определяет дискретность приращения длительности импульса. Код Счетчика 7 сравнивается с кодами счетчиков 8, 9 компараторами 10 и 11 соотйетствейно. Разность кодов счефчйка .7 и счетчиков 8, 9 определяют длительность импульсов, формируемую триггером 12.

Первый блок Сопряжения 1 предназначен для ввода программ с периферийных устройств. Второй блок еопряжейИЯ осуществляет согласование логических уровней входных (вы содных сигналов) ,

необходимую ког утацию входов (выходов) проверяемого .запоминаняцёго модуля или системы памяти с устройством.

изобретения

Устройство для контроля полупррводникрвой памяти, содержащее блок управления, вход которого соединен с

вьоходом neipBoro блока сопряжения, а выходы - соответственно через первый и второй генераторы импульсов, и непосредственно с соотвётствукнцими входами второго блока сопряжения, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, устройства, оно содержит многоканальный блок формирования временной диаграммы, состоящий из счетчи,КОВ, триггера и двух компараторов, одни из входов которых соединены с выходами соответствующих счетчиков, входы которых 1 подключены к соответствующим выходам блока управления,

ВЫХОДЫ компараторов соединены с входами триггера, выход которого подключен к одному из входов второго блока сопряжения.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР

428455, кл. G 11 С 29/00, опублик. 1972.

2.Патент США 3751649, кл.235153 А, опублик. 1971,

иг.1