Устройство для сложения в избыточной двоичной системе счисления Советский патент 1979 года по МПК G06F7/385 

Изобретение относится к области цифровой вычислительной техники и может быть использовано в вычислительных машинах, работающих в избыточной двоичной системе счисления.

Известны устройства для сложения нескольких П -разрядных двоичных чисел , содержащее щ рядов одноразрядных двоичных сумматоров в каждом из и блоков суммирования и сумматор, состойший из ряда идентичных р-разрядных блоков, каждый из которых содержит элементы И, регистр хранения промежуточных результатов, вспомогательный регистр, блок сумматоров l и 2.

Однако в этих устройствах производится сложение чисел только в двоичной системе счисления, т.е. они не позволяют выполнить суммирование нескольких чисел в избыточной двоичной системе счисления.

Известно устройство, содержащее полусумматоры и логические элементы на ферритовых сердечниках и диодах з.

Однако в этом устройстве выполняется сложение только трех чисел в избыточной двоичной системе счисления и притом в последовательном коде, начиная с младшего разряда.

Наиболее близким по технической сушности к предложенному является устройство дпя сложения в избыточной двоичной системе счисления, содержащее в каждом из И разрядов сумматор в избыточной двоичной системе счисления, первый и второй выходы которого подключены к выходным шинйм устройства 4.

Однако в этом устройстве возможно суммировать только два числа в избыточной двоичной системе счисления. С увеличением количества суммируемых чисел необходимо увеличивать количество одноразрядных сумматоров дпя избыточной двоичной системы счисления в каждом из ц разрядов суммирования, что значительно усложняет устройство.

Непь изобретения - расширение функционапьных возможностей устройства, заключающееся в возможности споже-

ння Ы чисеп.

Для этого каждый из П разрядов устройства содержит первый и второй, двоичные сумматоры, входы которых подключены к шинам соответственно отрицательных и положительных значений соответствующего разряда слагаемых, а также к выходам первого - { т 2)-го разрядов соответствующих двоичных сумматоров предыдзш1его разряда уст- ройства. Первый и второй входы сумматора в избыточной двоичной системе счисления каждого разряда устройства подключены к третьему и четвертому выходам аналогичного сумматора предыдущего разряда, а третий, четвертый, пятый и щестой входы соединены соответственно с выходами т-ых разря- . дов первого и второго двоичных сумматоров данного разряда устройства, выходом ( (n-l)-ro разряда первого двоич ного сумматора разряда устройства, предшествующего предыдущему, и выходом (и1-1)-го разряда второго двоичного сумматора предыд тдего разряда устройства.

Цель достигается также тем, что сумматор в избыточной двоичной системе счисления содержит четыре одноразрядных двоичных сумматора и два элемента запрета. Первый и второй входы первого и второго одноразрядных сумматоров соединены соответственно с четвертым и шестым входами сумматора в двоичной избыточной системе счисленкя, первый и пятый входы которого соединены соответственно с первыми и вторыми входами третьего и четвертого одноразрядных двоичных сумматоров, третьи входы которых Подключены соответственно к выходу переноса четвертого одноразрядного двоичного сумматора и выходу суммы второго одноразрядного двоичного сумматора, третий вход которого соединен с выходом переноса первого одноразрядного двоичного сумматора, третий вход которого подключен к третьему входу сумматора в избыточной двоичной системе счисления, первый и второй выходы которого подключены к выходам соответственно первого и второго элементов запрета, а третий и четвертый выходы - к выходам суммы соответственно первого и четвертого одноразрядных Двоичных сумматоров. Выход

суммы третьего одноразрядного двоичного сумматора подключен ко входу первого элемента запрета и управляющему входу второго элемента запрета. Второй вход сумматора в избыточной двоичной системе счисления соединен со входом второго элемента запрета и управляющим входом первого элемента запрета.

На фиг. I приведена структурная схема устройства для сложения в избыточной двоичной системе счисления. На фиг. 2 приведена функциональная схема сумматора в избыточной двоичной системе счисления.

Устройство содержит h разрядов суммирования, из которых на фиг. 1 изображены ,( i -1)-й разряд 1 и i -и разряд 2, состоящие из первого двоичного сумматора 3, второго двоичного сумматора 4 и сумматора в избыточной двоичной системе счисления 5. Первая группа входов первого двоичного сумматора 3 соединена с шинами 6 отрицательных значений соответствующего разряда входных аргументов, а первая труппа входов второго двоичного сумматора 4 соединена с щинами 7 положительных значений соответствующего разряда входных аргументов.

Вторые группы входов первого и второго двоичных сумматоров 3 и 4

i -го разряда суммирования 2 соединены с выходами от 1-го до ( т-2)-го младщих разрядов соответственно первого и второго двоичных сумматоров 3 и 4 ( i - 1 ) -го разряда суммирования. Выходы старших 171 - X разрядов двоичных сумматоров 3 и 4 подключены к входам сумматора 5 этого же разряда суммирования. Другие входы сумматора 5 i -го разряда суммирования 2 соединены с выходом 8 ()-го разряда первого двоичного сумматора 3 ( -f -2)-го разряда суммирования, с выходом (m-l)-ro разряда второго двоичного сумматора 4 ( i -1)-го разряда суммирования 1, с выходами положительной и отрицательной сумм сумматора 5 ( i -1)-го разряда Q суммирования 1. Выходы результатов 9 и 10 подключены к вькодам сумматора 5. Сумматор в избыточной двоичной системе 5 (фиг.2) содержит одноразрядные двоичные сумматоры 11-14 и 5 элементы запрета 15, 16.

Устройство работает следующим образом.

При поступлении входных аргументов по шинам 6 и 7, в двоичных сумматорах 56 З.и 4 образуется (m-1)нразрядный двоичный коя суммы соответственно отрицательных и положительных цифр соот ветствующего разряда всех N входньгх аргументов, который суммируется с (т-1) -разрядным двоичным кодом состо ния, поступающего с выходов от первого до (1ть2)-го младших разрядов двоичных сумматоров 3 и 4 предыдущего старшего разряда суммирования, и на выходах двоичных сумматоров 3 и 4 офазуются соответственно отрицательная и положительная hi -разрядные двоичные суммы S- Sj . Старшие щ-е разряды i -го разряда суммирования образуют первое число в избыточной двоичной системе счи ления, которо поступает на первый и второй входы сумматора 5 данного разряда суммиров ния, где суммируется с другим числом в избыточной двоичной системе счисления, образованным значением ( п1-1)-г разряда суммы S первого двоичного сумматора 3 ( i -2) -го разряда сумми рования и значением (т-1)-го разряда суммы второго двоичного сумматора 4 ( i -1)-го разряда суммирования Значение (n-i-t)-ro разряда суммы S 1 -го разряда сумк{ирования 2 подаетс в сумматор 5( 1)-го разряда сумм рования для образования второго числа в избыточной двоичной системе счисления в ( )-M разряде суммирования, а значение ()-го разряда суммы 5 i, -го разряда суммирования 2 подается в сумматор 5 (i+2 )-го разряда суммирования. Образуемые в сумматоре 5 i -го разряда суммирования 2 положительная и отрицательная суммы подаются в сумматор 5 ( )-го разряда суммирования, а результаты сложения двух чисел в избыточной двоичной системе счисления подаются на выходы 9 и 10 устройства. Таким образом, введение в каждый из И разрядов суммирования двух двоич ных сумматоров, содержащих одноразрядные двоичные сумматоры, позволяет производить сложение нескольких чисел в избыточной двоичной системе счисления, -При этом уменьшается количество используемого оборудования, так как дл сложения, например, пяти чисел с помошью сумматора для избыточной двоич ной cHCTeNtbi счисления, приведенного на фиг. 3, потребуется четыре таких сумматора, а каждый из них содержит 0 четыре одноразрядных двоичных сумматора, и два элемента запрета. С увеличением количества суммируекак аргументов увеличивается и экономия оборудования. Формула изобретения 1. Устройство для сложения в избыточной двоичной системе счисления, содержашее в каждом из и разрядов сумматор в избыточной двоичной системе счисления, первый и второй выходы которого подключены к выходным шинам УСТРОЙСТВА, отличающееся тем, что, с целью расширения функциональных возможностей, заключающегося в возможности сложения N чисел, каждый из П разрядов устройства содержит первый и второй двоичные сумматоры, входы которых подключены к шинам соответственно отрицательных и положительных значений .соответствующего разряда слагаемых, а также к выходам первого- (т-2)-го разрядов соответствующих двоичных сумматоров предыдущего разряда устройства, первый и второй входы сумматора в избыточной дво- ичНой системе счисления каждого раз-, ряда устройства подключены к третьему и четвертому выходам аналогичного сумматора предыдущего разряда, а третий, четвертый, пятый и шестой входы соединены соответственно с выходами in-ых разрядов первого и второго двоичных сумматоров данного разряда устройства, выходом (iTt-l)-ro разряда первого двоичного сумматора разряда устройства, предшествующего предыдущему, и выходом ( Ц1-1)-го разряда второго двоичного сумматора предыдущего разряда устройства. 2. Устройство для сложения в избыточной двоичной системе счисления по п. 1, отличающееся тем, что сумматор в избыточной двоичной системе счисления содержит четыре одноразрядных двоичных сумматора и два элемента запрета, причем первый и второй входы первого и второго одноразрядных сумматоров соединены соответственно с четвертым и шестым входами сумматора в двоичной избыточной системе счисления, первый и пятый входы которого соединены соответственно с первыми и вторыми входами третьего и четвертого одноразрядных двоичных сумматоров, третьи входы которых подключены соответственно к выходу переноса четвертого одноразрядного двоичного сумматора и выходу суммы второго одноразрядного двоичного сумматора, третий вход KoTopotx соединен с выходом переноса nepaotxj одноразрядного двоичного сумматора. третий вход которого подключен к третьему входу сумматора в избыточной двоичной системе счисления, первой и второй выходы которого подключены к выходам соответственно первого и второго элементов запрета, а третий и четвертый выходы - к выходам суммы соот ветственно первогр и четвертого однораз рядШ}1х двоичных сумматоров, выход сум третьего одноразрядного двоичного--сумм тора подключен ко входу первого элемента запрета и управляющему входу второго элемента запрета, а второй вход сумматора в избыточной двоичной системе счисления соединен со входом второго элемента запрета и управляющим входом первого элемента запрета. Источники информации, принятые во внимание при экспертизе I. Авторское свидетельство СССР № 484518, кл. GO6 F 7/38, 1972. 2.Авторское свидетельство СССР NO 188t51, кл. G06 F 7/385, 1963. 3.Авторское свидетельство СССР :№ 160373, кл. G06 F 7/385, 1961. 4.Авторское свидетельство СССР № 453691, кп. G06 7/385, 1971(прототип).