Устройство для контроля мажоритарных схем Советский патент 1979 года по МПК G06F11/00 

(54у УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МАЖОРИТАРНЫХ

СХЕМ

; t . Изобретение относится к рбласти вычи слит ельнрй техники, в частности к устройствам контроля логических схем, и может быть применено дня контроля приборов систем автоматического управления. Известно устройство для проверки функционирования логических схем 1, содержащее блок входных и эталонных выходных сигналов, блок контролируё «лх выходов, реаЯйэованный на магазинной памяти переменного объема, коммутатор, блок сравйения, блоки контрольных регистров со схе,мами сравнения на нуль, обеспечйваирйЩе поразрядный контроль работы маг зинных памятей по модулю два подачи последовательности .Bxdjd(Hfioc и этсшонных выходных сигналов теста и последовательности контролируемых выходов, блок индикации неисг равноа ти проверяемого устройства, блок ввода, блок управления, об.есйечивающий начальную установку устройства, осуществление однотактного и циклического режимов проверки, упра лёние вводом данных, анализ состояния схем сравнения, управление работой блока индикации неиспра нос ти. Указанное устройство .позволяет проверять на работоспособность логические схемы, реализующие различного вида булевй функции. Однако на практике часто приходится сталкиваться с необходимостью иметь простые устройства, контролирующие схемы, которые описываются элементарными булевыми функцийми,например, устройства контроля Мажоритарных схем типа из 3-х. - Недостатком этого устройства яв ляется его сложность. Наиболее близким к данному по сущности технического решения является устройство для контроля мажоритарных схем,содержащее генератор тактовых импульсов,соединенный первым выходом с первым входом элемента И,компаратор , вервый выход которого является выходом устройства,входы которого соединены с соответствующими выходами шифратсфа и счетчик импульсов 2 . Недостаток этого устройства заключается в низкой достоверности контроля, т.к. выдача сигнала неисправности производится после однократного анатшза. Целью изобретения является повышение достовер ости контроля. . Поставленная цель достигается гем, что в устройство введены реверсивный распределитель, соединенный выходами с соответствующими входа-, ми шифратора, сумматор по модулю два и узел сброса, первый вход которого является управляющим входом устройства, причем вторые выход и вход генератора тактовых импульсов подклю чены соответственно ко второму входу Компаратора,, соединенному выходом со вторым входом элемента И,и перво му выходу узла сброса,, вторые вхоД и выход которого соединены соответ ствённо с последним выходом и первым входом реверсивного распределителя, третьи вход и выход узла сброса подключены соответственно к выходу и первому входу счетчика импульсов, второй вход которого соединен с выходом сумматора по модулю два и йТорым входом реверсивного распределителя, третьим входомподключенного к ВЫХОД1У элемента И и первому входу сумматора по модулю два, второй вход которого йодключен К первому выходу генератора тактовы .импульсов, выходы реверсивного расп депителя и счетчика импульсов яв- . ляются соответственно выходами У НОРМА и НЕ НОРМА . : На чертеже приведена блок-схема предлагаемого устройства, которая Содержит: генератор 1 тактовых импу сов, компаратор 2, схему 3 И, рёвер сивный распределитель 4, сумматор 5 по модулю два, шифратор б, счетчи .7 импульсов, узел 8 сброса, контролируемая мажоритарная схема 9, выходы 10 и 11устройства. Компаратор 2 служит для сравнения контрольной и контролируемой пЬследбвательности и при совпадении кодов формирует на выходе единицу а при несовпадении кодов - нуль Реверсивный распределитель 4 вьфабатывает пбследоаательность импульсов, которая используется шифратором б для формирования контрольного теста. Сумматор 5 сравнивает последовательность генератора 1 и последбВательмость, поступающую со схемы 3 И. В том случае, если схема 3 И закрыта, сумматор 5 вырабатывает сигнал, управляющий рёв ер сбм распределителя 4 и запоминающийся счет чиком импульсов 7. Устройство работает следующим образом. Перед работой устройство должно быть приведено в исходное состояни Это осуществляется подачей команды ИСХОДНОЕ на вход устройства сброса. Устройство запускается подачей команды ПУСК на генератор 1. Первый тактовый импульс через схем 3 И поступает ма реверсивный распр делитель 4, с первого канала которого шифратором формируется первый такт тестового набора - включается 1-й канал мажоритарной схемы 9. При правильной работе мажоритарная схема 9 не выдает сигнала и компаратор 2 подтверждает открытое состояние схемы 3 И, сумматор 5 по модулю два закрыт, так как на его обоих входах присутствуют высокие потенциалы как с Генератора 1,так и со схеки З И. Во время действия второго тактового импульса шифратором б формируется второй такт теста, при котором включаются 1 и 2 каналы мажоритарной схемы 9. При этом на ее выходе появляется сигнал и компаратор 2 поддерживает схему 3 И в открытом состоянии. Аналогичным образом формируются последующие такты тестового набора, причем -на 3-ем такте включается 2-й канал мажоритарной схемы 9 (соответствует нулю контролируемой последовательности), на 4-м такте включается 2-й и 3-й каналы {единица контролируемой последовательности) , на 5-м такте - 3-й канал (нуль), на 6-м.такте - 1-й и 3-й каналы (единица), на 7-м такте снимается сигнал со вхо- .. дов мажоритарной схемы 9 (нуль) формируется сигнал НОРМА на выходе 10 и включается.узеЛ 8 сброса, который приводит устройство в. исходное положение. При неисправной мажоритарной схеме 9 устройство работает следующим образом.. Предположим, например, что имеется неисправность типа обрыв в 3-м канале мажоритарного устройства 9. На 4-м тактовом импульсе шифратор 6 подает команды на включение 2-го и 3-ГО каналов мажоритарной схема 9, а сигнал на ее выходе будет отсутствовать. На выходе компаратора 2 сигнал акже будет; отсутствовать и схема 3 И будет закрыта. 5 выдает сигнал на второй переключак)1«ий вход распределителя счетчик 7 импульсов. Реверсивный распределитель 4 .пёреключается на свой третий канал. По истечении 4-го тактового импульса 5-м тактовым импульсом шифратор 6 включит 2-й канал мажоритарной схемы 9, компаратор 2 откроет Схему 3 И, сумматор 5 по модулю два закро-, ется, счетчик 7 запомнит один импульс. Далее будет работать как на 3-м такте нормальной работы. По приходу 6-го тактового импуль-/ са картина вновь повторяется и счетчик 7 сосчитает, еще один импульс. При трехкратном повторении процесса импульс переполнения счетчи.