Преобразователь частоты в код Советский патент 1980 года по МПК H03K13/20 

(54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТЫ В КОД Изобретение относится к вычислительной технике и может быть использовано для связи вычислительной машины с внешними устройствами и объектами. Известны преобразователи двоичного кода в частоту, содержащие информационный регистр, комбинационный сумматор ирегистр суммы 1 , Недостатком известного устройства я&ляется то, что он не производит обратного преобразования. Известен также многоканальный счетчик импульсов, содержащий N информационных регистров, регистр суммы с комбинационным сумматором на нходе 21, Недостатком этого преобразователя является то, что он не учитывает знак пр&образуемой величины и не позволяет производить обратное преобразование, что приводит к тему, что вычислительные машины, комплектуются большим количеством райно типных преобразователей. Целью изобретения является расширение функциональных возможностей. Поставленная цель достигается тем, что в преобразователь содержащий распределитель импульсов, первый и второй выходы которого соединены с первыми исодами первого и второго коммутаторов соответьственно, ко вторым входам которых поД ключен выход регистра суммы, выход первого коммутатора через последовательно соединенные первый информашюнный регистр и третий коммутатор подключены к первому входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй инфqpмaционный регистр и четвертый коммутатор подключены ко второму входу комбинациовшого Сумматора, выход которого соединен со входом регистра суммы, третий и чет вертый выходы распределителя импульсов подключены к управляющим входам третьего и четвертого коммутаторов введены три1 геры режима и знака, четыре синхронизатора, коммутатор записи, два ключа, два элемента ИЛИ и инвертор, причем упрашшкх щие нходы первого и второго синхрониза-

37449774

торов соединены с пятым j-a ixoaoM распре ропиз -гр тощих, импульсоп. поступающих по

делителя импульсов, шестой выход котсрогоПипе 29. Выходаг распределителя тлпупъ

поакгаочен к. упраБ7ШЮщим входам тре1ъе- сов соединены со шсодамк сигаронтгзаторов

Го и четвертого си1-1хрон гзйторовг вьисздывхоштой iacTOTiai, с коьгг-лутаторами и с вь первого и третьего сизисронизаторов через .хозлымн клю-тамя. Код чисел, соответст первый элемент ИЛИ подключены к вутощих входным часто-там, снргмает-ся с

му входу комбинационного сумматора, кLUJOJ ЗО и 31, Импульс записи по шине 31

четвертому входу которого через второй;глравпяет занесением дополнительного коэлемент ИЛИ подкл оче1а выходы второгода в информацнонггый регистр 1. и четвертого синхронизаторов, шлход Kavi- ю Усаройство работает следзаовдим обрамутатора заниси соеш1нен с утгравляющт-лзом.

. входом информаииошюго регистра и входомПреобразо12атель ос тдествляет двух1са-

триггера зна1са, выходы которого подключе™наль и. преобразования частоты s код и

ны к нервым входам ключей, вторые входысдноканальное преобразо1зание кода в часкоторых соедиие)1ы с выходоь; рас - --тоту. Дня устаповкн преобразователя в ре-

п ре делителяимпульсов, к первому вхо| жим код-часч-ота па едлничпый вход триткоторого подключен прямой выход тригге гера режШТа 28 подается управляющий им™

ра. pexan-./ta, выход рааря;.та лереполненинлульс 26. С выхода -триггера режиуга на

регистра ю/жлючен через инверторвход распределитежз иипульсов 15 подает-к .третьему ш:оду первого ключа и пело- единичный потешдиал, который обеспе-

средственно - к чретьему входу в--горС|Гочи.вае1 выдачу соответсаБ аощих лтрарлляго .

ключа.ninx. имкульсов, которые nocTjnaioT в этом

На чертеже приведена блок-схемарежиме иа аходь коммутаторов 3, 4 и ком™ нреобразователя частоты в код, осущЕгСт-мутатора 8„ Преобразуемый дополнительвляюшего .канальное преобразонанзш 25ный код по шине 12 нрихощ --г на вход комчастоты в код и одиоканальное преобрази мутатора записи 13. По импульсу 32, раз вание код-частота,тоешающему запись кода в преобразователь,,

При образ ова тел ь содержит информациои™осуществшются запись информационных разные регистры 1, 2 выходы которых соедй-рядов кода в информационный регистр 1, а непьз через коммутаторы 3, 4 со входами зознак корз записьгвается в триггер знака комбинационного .}матора 5, Выхо.гы кал-; 14. Импульсы с распределителя и лпуль би-яалиониого с% 5матора соединешы с ре-™сов 15 подаются на входы коммутаторов Тистром 6 -с плмьь Выходы регистра с;ум-3, 4 и осуществл.яе-гся су.мтфование кодов мы через коммутаторы 7, 8 подкшоченыпз гн.гформадионных регистров 1, 2 в ком к в;х:Ъдам информационных регистров, а раз-злбиналионком с п лматоре 5, а результат по™ ряд переполнения регистра пошслю-ступает в регист1э су:.1мы 6. Затем подалотчей через инвертор 9 к ключу 10 и к гмпульсы на .вх.од коммутатора 8 и на чу 11 непосредственно. Преобразуемый ,.аходы ключей 10, 11. В результате в ин- дополнительный код по шине 12 через ком™формационнь й регистр 1. перезаписывается му-татор записи 13 поступает в информа- IQсумма, а значение разряда перенолненгш днонвый регистр 1, а знаковый разряд врегистра 6 выдается на ключи 10, триггер 14 знака. Прямой и инверсный вы™11 и в зависимос-ти от состояния тригге- ходы --григгера знака сое щнен-гы со входамира знака 14 формируется выходной имнульс ктоп.ей, третьи входы которых соединены сТакое циклическое сумм1фование осущестс первыми входами юпочей, вторые ЕКОДЫ 45вгшетс на всем интервале преобразования, которых соединены с распределителем шл™Для установки нреобразователя в pejioa.f пульсов 15. С выходов ключей снимаетсячастота-код на нзлевой аход триггера ресигнал,/частота которого пропорциональналшма 28 подается ртравляющий импульс ахошюму коду. Преобразуемая частота по27. С .выхода триггера режима 28 на аход шипам 16-19 поступает на синхрониза- зораспределителя импульсов 15 подается нуторы 20 23 входной частоты, вькоды.левой потенциал, при этом управл511ошие la которых через элементы ИЛИ 24, 25 погь--пульсы с распределителя импульсов пок..71юче51ь.1 ко ш:ода1-л комбинационного сум-ст-зшают на аходы комму-автор о в 7, 8 и iviaix-jpa. По шинам 26 и 27 поступают сиг-3 4., Импульсы положительного приращеналы, устанавливающие режим работы npe--5S11кя для первого канала поступают па синхобразователя. Выход триттера режтала 2.8ронизатор влсодной частоты 20 и по JTTсоединен с распределителем импульсов,равляющему голпульсу с распределителя ко-торый уиравляет работой схемы от сннх;- ттнултлов 15 через элемент ИЛИ 24 ноступают на вход младшего разряда комбинационного сумматора 5. Импульсы отрицательного пр1фащения поступают на синхро1шзатор входной частоты 21 и по управдяющему импульсу с распределителя импульсов 15 через элемент ИЛИ 25 поступают на все разряды комбинационного сумматора 5, т.е. осуществляется прибавление дополнительного кода отрицательной единицы. Одновременно с импульсом приращешет (положительным или . отрицателным) по управляющему сигналу с распределителя импульсов 15, из регистра 1 через коммутатор 3 на комбинационный сумматор 5 поступает предыдущее значение кода и результат записывается в регистр суммы 6. Из регистра суммы по npi-коду импульса из распределителя импульсов 15 на коммутатор 3 результат переписывает ся в левый информационный регистр 1. Затем импульс с распределителя 1{мпульсов 15 поступает на синхронизаторы входной частоты 22 и 23. Импульсы положительного приращения для второго канала поступают на синхронизатор входной частоты 22 через элемент ИЛИ 24 на вход младшего разряда комбинационного сумматора 5. Импульсы отрицательного приращения второго канала поступают на аход синхронизатора входной частоты 23 и по управляющему импульсу с распределителя импульсов 15 через элемент ИЛИ 26 постзшают на все разряды комбиншдионно- го Сумматора, т.е. осуществляется прибавление дополнительного кода отршлательной един1щы. Одновременно с импульсом приращения через коммутатор 4 из информационного регистра 2 на комбинационный сумматор 5 поступает предыдущее значение кода и результат попадает в регистр суммы 6. Из регистра суммы 6 при приходе mvinynbca из распределителя импульсов 15 на вход коммутатора 8 результат переписывается в информационный регистр 2

Опрос обоих каналов циклически повторяется. Информацио шые регистры 1 и 2 обнуляются при считывании из ннх двоичного кода по щинa ЗО и 31.

Реализащш функций двухканалыюго Счетчика импульсов и преобразователя кода в частоту, работающего по принципу циклического с -ммирования преобразуемого кода, на и том же оборудовании позволяет меньшить аппаратурные за- траты. Использование в преобразователе дополнительного двоичного кода исключает необходимость мащинного преобразования пряк1ого кода в дополнительный и до полните/ЦзНого ;ода в прямой. Формула i 3 о б р е т е н и я

Преобразователь частотьг в код, содержащий распределитель импульсов, первый и второй Bbixotibi которого соединешз с первыми входами первого и второго кo мутаторов соответственно, ко вторьм входам которых подключен выход регистра cj-Tv-fMu, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутато подключены к первому нходу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключены ко второму комбинацио1шого суг1матора, выход которого соединен со входомрегистра суи мы, третий и четвертый выходом распределителя импульсов подключетш к зоправля щим входам третьего и четвертого комм статоров, о т л и ч а ю щ и и с я тем, что, с целью расширения фччгкциональ. ных возможностей в него введены триггеры режима и знака, четьгре синхронизатора, коммутатор записи два ключа, два элемента ИЛИ и инвертор, причем управляющие входы первого и второго синхронгьзаторов Соединены с пятым выходом распределителя импульсов, шестой выход которого -подключен к управляющ1Ш входам третьего и четвертого синхронизаторов, выходы первого и третьего синхронизаторов через первый элеь.гант ИЛИ подключены к третьек-уу входу комбинационного сумматора, к четвертому }зхоД5 которого через второй элемент МЛН подключены выходы второго и четвертого синхронизаторов, вькод коммутатх ра записи соештен с уп- ра.ГАЛЯющим входом информационного регистра и входом триггера знака, выходы которого подключены к первым входам ключей, вторые нходы которых соединены с Седьмым выходом распределителя импульсов, к первому которого подключен прямой вьгход Tpirrepa pax-anvsa, выход разряда перепо/шения регистра подк.шочен через инвертор к третьему входу первого ключа и непосредствениэ к третьему аходу второго, ключа.

Источники информации, приняты.е во внимание при экспертизе.

1.Данчеев В. П. Цифро-частотные вычислительные устройства. М., Энергия 1976.

2.Авторское свидетельство СССР № 422105, кл. Н ОЗ К 23/ОО, 1972.