Анализатор вершины импульсных сигналов Советский патент 1980 года по МПК H03K5/20 

(54) АНАЛИЗАТОР ВЕРШИНЫ ИМПУЛЬСНЫХ СИГНАЛОВ

Изобретение относится к области радиоэлект роники и измерительной техники. Анализатор вершины импульсных сигшлов щзедназначен, в частности, для использования в электроизмерительных установках для KOHtpo Яя траметров полупроводниковых приборов, где анализатор применяется в узле разбраковки испытуемых гфиборов. Известно устройство, содержащее последовательно соединенные блок суммирования, преобразователь переменного напряжения в постоянное, компаратор и триггер с блоком сброса в исходное состояние, электронные ключи, блок ущэавленйя II. Указанное устройство позволяет расширить частотный диапазон обнаруживаемых искажений до 1 кГц. Однако оно неспособно обна| жить искажения вершины импульсш 1х сигналов в случаях, когда частота генерации согомерима с длительностью самого импульса, так как 1фи этом резко уменьшается чувствительность устройства. Другим недостатком является то, что срабатывание триггера зависит только от амплитуды и частоты генерации и не зависит от уровня постоянной составляющей импульса, в результате чего устройствр невозможно настроить на обнаружение импульсов с искажениями плоской вер1Ш€Ны, уровень которых превыщает заранее заданный, выраженный в гфоцентах относительно уровня исследуемого сигнала. Таким образом, явно выраженными недостатками, снижающими эффективность использования известного устройства, являются ограниченный частотный диапазон обнаруживаемых искажений и невозможность перестройки его в широких пределах на обнаружение импульсов с отфеделенным уровнем искажений вершины. Целью изобретения является расширение функциональшлх возможностей путем обнаружения искажений плоской вершины импульсных сигналов, 1февышй1би{их заданный уровень, а также расширение частотного диапазона обшруживзеш 1х искажений в сторону нижних частот. Дйя достижения указанной цепи в анализаtop вершины импульсных сигналов, содержащий гГОследовательио соединенньте блок суммирования, преобразователь переменного напряжения

в постоянное, компаратор и триггер с блоком сброса в исходное состоя1гае, электронные ключи блок управления, выходы которого раздельно подключены к управляющим входам блока сброса электронных ключей, подклн) выходами к блоку суммирования, а вход первого электронного ключа соедин-гн со входом блока управления и шиной входных сигналов, введены аналоговый элемент памяти и блок угфавлёния элемеотом гамяти, причем вход аналогового элемента тамяти подключен ко входу блока управления элементом памяти, выходом соединенного с управляющим входом аналогового элемента памяти и шиной входных сигналов, а выход - ко входу второго электронного ключа и второму входу компзр атора.

На фиг. 1 приведена ф тн кциональшя схема анализатора; на фиг. 2 - временные диаграммы гоясняющие принцип его работы.

Анализатор содержит ашлоговый элемент 1 памяти с блokoм 2 управления, электронные ключи 3 и 4 с блоком 5 убавления, блок 6 суммирования, преобразователь 7 переменного напряжения в постоянное, компаратор 8 и триггер 9 с блоком 10 сброса в исходное состояние.

/Залоговый элемент 1 памяти предназначен для запоминания постоянного уровня анализируемого сигнала, поступающего на его вход, являющийся входом анализатора. Аналоговый элемент I памяти представляет собой операционнь1Й усилитель (ОУ) с коммутируемым входом, в цепи обратной связи которого включен запоминающий ковденсатор. Первый вход аналогового элемента 1 памяти тодключеи ко входам анализатора, блоков 2 и 5 управления памятью и ключами соответственно и электронного ключа 3, второй вход - к выходу блока 2 управления памятью, а выход - к сигнальному входу электронного ключа 4 и второму входу компаратора 8.

Блок 2 управления памятью может быть выполнен на одновибраторе, электронные ключи 3 и 4 - на полевых транзисторах. Управляющие Входы электронных ключей 3 и 4 подключены к выходу блока 5 управления электронными ключами, а их выходы - ко входам блока 6 суммирования, блок 5 угфавлёния электронными ключами предназначен ц)1я формирования задержанного относительно начала вход НОГ6 йМПульса сигнала, управляющего работой электронных, ключей 3 и 4. Блок 5 управления представляет собой два последовательно включенных одновибратора. Блок 6 суммирования выполнен на операционном усилителе и предназначен для выделения усиление искажений плКОЙ вершины анализируемого импульса. Выход блока 6 суммирования соединен со входом 1Ч)еобразователя 7 переменного нахфяжения в

постоянное, представляющим собой пиковый детектор, предназначенный для преобразования nepeMetmoro сигнала, поступающего на его вход с выхода блока 6 суммировагая, в постоянный по размаху амплитуды. Компаратор 8 предназйачен для сравнения сигналов, поступающих на его входы с выходов аналогового элемета 1 памяти и преобразователя 7. Компаратор St. может быть выполнен на операционном усилителе. Триггер 9 выполнен в виде RS-триггера и предназначен для вырабатывания сигнала признака искажений верщины импульса. Блок Ш сброса триггера в исходное состояние предшзначен для формирования сигнала, возвращающего триггер в исходное состояние. Он может быть выполнен в виде дифференцирующей цепи, подключенной входом к выходу блока 5 управления электронными ключами.

Работа анализатора происходит следующим образом.

Анализируемый импульс длительностью Т с искаженной плоской вершиной поступает в момент времени tj (фиг. 2а) на входы аналогового элемента 1 памяти, электронного ключа 3 и блоков 2 и 5 управления памятью и электронньгми ключами соответственно. При этом блок 2 управления памятью вырабатывает импульс длительностью tj-tj (фиг. 26), который, поступая на управляющий вход аналогового элемента 1 тмяти, переводит его в tj в режим запоминания уровня входного сигвала и хранения этого уровня в течение времени, равного длительности Т входного импульса.

Сигнал на выходе аналогового элемента 1 памяти показан на фиг. 2 г. Передним фронтом входного импульса запускается первый одновибратор блока 5 управления электронными ключами, который, в свою очередь, в момент Времени t3 защскает второй одновибратор блока 5. На выходе блока 5 формируется импульс длительностью tj-ta. меньшей длительности ашлизируемого импульса ( фиг. 2 а, в), что позволяет исключить влияние переходньк процессов при нарастании и спаде анализируемого импульса на работу анализатора. Импульс с выхода блока 5 утфавления поступает на входы электронных ключей 3 и 4 и открывает их. Через открытые ключи 3 и 4 на входы блока 6 суммирования поступают сигналы длительностью ts -ta : со входа анализатора - участок входного импульса, а с выхода аналогового элемента 1 памяти - участок импульса противоположной полярности с плоской неискаженной верпшной (на фиг. 2 а, г названные участки заштрихованы) .

Блок б cjTVBvrapoBamiM: осуществляет алгебраическое сложение указанных сигналов, в результате чего выделяются и усиливаются в К

раз искажения плоской вершины, где Кр коэффипиеггг усиления блока 6 суммирования. Сигнал на выходе блока 6 суммирования показан на фиг. 2 д. Преобразователь 7 преобразует этот сигнал в постоянное напряжение по уровню размаха амплитудных значений. При этом на вы ходе преобразователя 7 вырабатывается постоян ный уровень напряжений U, соответствующий абсолютному значению искажений, усиленных в KO раз (фиг. 2е). Компаратор 8 осуществляет сравнение сигнала, полученного с выхода преобразователя 7 (фиг. 2е) с сигналом, поступающим с выхода аналогового элемента I памяти, уровень которого соответствует уровню постоян ной составляющей анализируемого импульса с точностью величины К , определяемой сротношением:UК тг 100%. где Uj{ величина абсолютного размаха амплитуды искажений; величина постоянного уровня анализируемога импульса; действительное значение уровня искажений. . В случае превыщения величины искажений заданного значения, определяемого коэффициентом усиления KQ, т. е. К KQ, компаратор 8 срабатывает (фиг. 2 ж, момент времени 14) и перебрасывает триггер 9 в противоположное устойчивое состояние (фиг. 2 з). Возвращение триггера 9 в исходное состояние осуществляется в момент времени ts посредством блока 10,который срабатывает от заднего фронта выходного импульса блока 5 управления ключами. Изменением коэффициента усиления блока 6 суммирования задают в процентном отношении допустимый уровень искажений вершины импульса. Предлагаемый анализатор позволяет обнаружи вать искажения верышны импульсных сигналов неизвестной амплитуды, прёвьи Гающие определенный уровень, заданный в процентном отнощении к уровню постоянной составляющей анализируемого импульса. При этом устройство обнаруживает искажения плоской вершины импульса любой формы, что качественно отличает его от устройства - прототипа, которое выявяяе лишь искажения в виде модулированного сигнала определенной амплитудьг и частоты. ЧастЬтный диапазон в предлагаемом анализаторе значительно расширен в сторону нижних частот и . фактически определяется длительностью анализируемого импульса, в то время как в устройств.епрототипе практически невозможно обнаружить искажения частоты, соизмеримой с длительностью анализируемого импульса. Формула изобретения Анализатор веришлы импульсных сигналов, содержащий последовательно соединенные блок суммирования, гфеобразователь переменного напряжешш в постоянное, компаратор и триггер с блоком сброса в исходное состояние, электронные ключи, блок управления, выходы которого раздельно подключены к управляющим входам бяюкй сброса и электронных ключей, подключенных выходами к блоку суммирования, а вход первого электронного ключа соединен ср входом блока управления и шиной 8ход}а1х сигналов, отличающийся 1ем, что, с целью расширения функциональных возможностей Путем обнаружения искажений плоской вершины нмйртьсных сигналов, превышающих заданный уровень, а такисе расширения частотного диапазона обнаруживаемых искажений в сторону нижних частот, в него введены аналоговый элемент памяти, и блок . управления элементом вдмяти, причем вход налогового элемента памяти подключен ко входу лока управления элементом памяти, выходом соеииейного с зшравлшощим входом аналогового лемента памяти и щйной входных сигналов, выход - ко. входу вюрого электронного люча и второму входу компаратора. Источники информации, принятые во внимание при экспертизе I. Авторское свидетельство СССР по заяв- е N 2353072/21 , 12.04.78.