Интерполятор Советский патент 1980 года по МПК G06G7/30 

1

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций при выводе информации на индикаторы, графопостроители и исполнительные ме- 5 ханиэмы в управляющих вычислительных системах.

Известен линейный интерполятор с компенсацией инструментальной погрешности, использующий отрицатель- Ю ную обратную связь для компенсации на каждом последующем шаге ошибок интегрирования, накопленных на предыдущем шаге и содержащий последовательно соединенные цифроаналоговый 15 преобразователь, сумматор, ключ, аналоговое запоминающее устройство и интегратор, выход которого подключен к другому входу сумматора l .

Недостатком этого устройства яв- 20 ляется высокая погрешность, связанная с аппроксимацией исходной функции кусочно-линейными отрезками, а также с тем, что процесс запоминания приращения функции происходит 25 одновременно с процессом интегрирования этого приращения.

Наиболее близким к предлагаемому по технической сущности является интерполятор произвольного порядка, ис-30

пользующий отрицательную обратную связь для компенсации на каждом последующем шаге инструментальных ошибок интегрирования, накопленных на предьщущем шаге 2 .

Более высокая точность достигается за счет увеличения порядка восстанавливающего полинома.

Недостатком является наличие погрешности восстановления функции, обусловленной тем, что процесс фиксации приращений накладывается на процесс интегрирования этих приращений.

Цель изобретения - повышение точности.

Цель достигается тем, что интерполятор, содержащий выходной интегратор, выход которого подключен к одному из входов первого сумматора, дру- . гой вход которого является входом интерполятора, выход первого сумматора через первый ключ связан с входом первого запоминающего элемента, и первый блок нелинейной интерполяции, содержащий ряд цепей, каждая из которых состоит из последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора, входы сумматора первой цепи подключены соответственно к выходу первого сумматора и

IK-выходу первого запоминающего элемета, первый вход сумматора каждой последующей цепи соединен с выходе сумматора предьщувдей цепи, другой вход интегратора предЕддущей цепи соединен с выходом интегратора последующей цепи, выход запоминающего элемента каждой цепи соединен с остальными входами интеграторов всех предыду14их цепей, в цепи обратной связи интегратора каждой цепи блока нелинейной интерполяции включен разрядный ключ, дополнительно содержит второй блок нелинейной интерполяции, выполненный аналогично первому блоку нелинейной интерполяции, второй и третий сумматоры, второй запоминающий элемент и пять ключей, при этом выход первого сумматора через второй ключ соединен с входом второго запоминающего элемента, выходы первого и второго запоминающих элементов соответственно через третий и четвер тый ключи соединен } с первым входом выходного интегратора,выхо.цы интегратора первой цепи н запоминающих элементов всех цепей первого блока нелинейной интерполяции подключены к входам сумматора, выход:;ы интегратора первой цепи и запоминающих элементов всех . цепей второго блока нелинейной интерполяции подключены к входам третьего сумматора, выходы второго и третьего сумматоров соединены с вторым входом выходного интегратора соответственно через пятый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерполяции соединены соответственно с выходом первого сумматора и с выходом запог-шнающего элемента, вторые входы сумматоров второй и всех последующих цепей каждого блока нелинейной интерполяции соединены с выходами запоминаквчих элементов предыдущих по номеру цепей другого блока нелинейной интерполяции.

На чертеже предстанлена блок-схема устройства.

Она содержит сумматоры 1 к 2, ключи 3-5, запоминающие элементы 6-8, ключи 9 и 10, интегратора 11, разрядные ключи 12,. cy LMaтopы 13 и 14, ключи 15 и 16, выходной интегратор 17 вход 18, выход 19 интерполятора, блоки 20 и 21 нелинейной интерполяции о

Интерполятор работает следуюяр м образом,

На вход 18 8 момент времени t с периодом Т, равным постоянной времени интеграторов 11 и 17 поступает ступенчатое напряжение, величина каждой ступеньки соответствует значению интерполируемой функции в указанный момент времени.

Работа интерполятора различна для четных и нечетных периодов интерполирования. В четные интервалы времени

замкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока нелинейной интерполяции, остальные ключи 5, 9 и 15, а также ключи 3 и.12 первого блока нелинейной интерполяции разомкнуты. В нечетные интервалы вре-г мени разомкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока нелинейной интерполяции, ключи 5,9 и 15, а также ключи 3 и 12 первого блока нелинейной интерполяции при этом замкнуты. ,,

В четные интервалы времени интег-. раторы 11, входя1дие в состав блока 20 с помощью ключей 12 устанавливаются в начальное состояние, а его запоминающие элементы с ключами 3 подключаются к выходам сумматоров 2. Первый блок 21 .нелинейной интерполяции в четные интервалы времени через сумматор 14 подключается ко входу, интегратора 17.

Так.им образом, в четные интервалы времени происходит подготовка к работе второго блока 20 нелинейной интерполяции - начальная установка его интеграторов 11 и запог-шнание на элементах б значений напряжений, поступагадих с выходов соответствующих сумматоров 2, а первый блок 21 нелинейной интерполяции в эти периоды времени участвует в формировании выходного напряжения интерполятора.

В нечетные интервалы времени происходит подготовка к работе первого блока нелинейной интерполяции 21, в то время как второй блок нелинейной иЕ терполяции 20 участвует в формировании выходного напряжения интерполятора.

При этом на выходе сумматора 1 вырабатывается текущее значение разности между входным и выходным напряжениями интерполятора, т.е. первое приращение, которое в течение четного интервала времени Т запоминается в запоминающем элементе 7, а в нечетные интервалы времени - в запоминающем элементе S.

В течение одного, например, четного интервала интерполирования интерполятор работает следующим образом.

На выходе- сумматора 2 первой цепи блока 20 вырабатывается текущее значение приращения второго порядка, как разность между текущим значением первого приращения, форг-шруемыг/ на выходе сул-ьматора 1, и значением первого приращения, запомненным в элементе 8 в предыдущем (нечетном) интервале времени.

Лналогично, на выходе сумматора 2 последней (т-той) цепочки блока 20 в четные интервалы времени вырабатывается значение приращения (т+1)-го порядка, как разность между текущшл значением приращения т-го порядка, формируемым на выходе . сумматора 2 предпоследней цепи блока 20, и значением приращения m-ro порядка с выхода элемента 6 предпоследней цепи блока 21, запомненным в предьщущем интервале времени. С выходов сумматоров 2 цепочек блока 20 аналоговые напряжения, равные приращениям интерполируемой функ ции«соответствующего порядка, через замкнутые ключи 3 поступают на запом.инак1цие элементы 6 этих же цепей к в течение четного интервала времени запоминаются в них. К моменту окончания четного интер вала времени Т в запоминающем элементе 7 содержится величина аналогов го напряжения, равная первому приращению интерполируемой функции, а в запоминающих элементах б второго блока 20 нелинейной интерполяции - в личины аналогового напряжения, равные второму и высшим приращениям интерполируемой функции. В это время на входы интегратора 17 поступают на пряжения с выхода запоминающего элемента 8 и (через замкнутый ключ 16 и сумматор 14) напряжение от первого блока Нелинейной интерполяции 21. При этом интеграторы 11, сумматор 14 и интегратор 17 вырабатывают интерполирующий полином, поступающий на выход 19. Во время следующего (нечетного) интервала времени в результате переключения всех ключей из замкнутого состояния в разомкнутое и наобо рот функции блоков нелинейной интерполяции 20 и 21 меняются. Описанный процесс работы интерполятора повторяется. В результате на выходе 19 образуется кусочнонелинейное напряжение, кбторое интер полирует значения воспроизводимой функции. Точность интерполяции повышена за счет разделения во времени процессов запоминания прираи;ений и их интегри рования. Технико-экономический эффек обусловлен тем, что повышение точно достигнуто при существенном- снижении требований по быстродействию к кажд му в отдельности запоминающему элем ту. Формула изобретения Интерполятор, содержащий выходной интегратор, выход которого подключен к одному из входов первого сумматора, другой вход которого явл ется входом интерполятора, выход первого сумматора через первый ключ .связан с входом первого запоминающе го элемента, и первый блок нелинейной интерполяции, содержащий ряд епей, каждая из которых состоит из последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора, входы сумматора первой цепи подключены соответственно к выходу первого сумматора и к выходу перв.ого запоминающего элемента, первый вход сумматора каждой последующей цепи соединен с выходом сумматора предащущей цепи, другой вход интегратора предыдущей цепи соединен с выходом интегратора последующей ., цепи, выход запоминающего элемента каждой цепи соединен с остальными входами интеграторов всех предыдущих цепей, в цепи обратной связи интегратора каждой цепи блока нелинейной интерполяции включен разрядный ключ, отличающийся тем, что, с целью повышения точности, интерпо-. лятор дополнительно содер-кит второй блок нелинейной интерполяции, выполненный аналогично первоьту блоку fieлинейной интерполяции, BTOpofi и третий сумматоры, второй запоминающий элемент и пять ключей, при этом выход первого cyiviMaTopa через второй ключ соединен с входом второго запоминающего элемента, выходы первого и второго запоминающих элe eнтoв соответственно через третий и четвертый ключи соединены с первым входом выходного интегратора, ЕЫХОДЬ; интегратора первой цепи и запокп-жающих злементов всех цепей первого блока нелинейной интерполяциу подключены к входам второго сумматора, выходы интегратора первой цепи и запоминающих элементов всех цепей второго блока нелинейной интерполяции подключены к входам третьего сумматора, выходы второго и третьего сумматоров соединены с вторым входом выходного интегратора соответственно через пятый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерполяции соединены соответственно с выходом первого сумматора и с выходом второго запоминающего элемента, вторые входы сумматоров второй и всех последующих цепей каждого блока нелинейной интерполяции соединены с выходами .запоминающих элементов предыдущих по номеру цепе другого блока нелинейной интерполяции. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 3G4943, кл. G Об G 7/30, 1971. 2.Авторское свидетельство СССР (i 480094, кл. G Об G 7/30, 1973 (прототип)