Устройство для обнаружения и исправления ошибок Советский патент 1982 года по МПК H04B1/10 

(5/) УСТРОЙСТВО для ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК

Изобретение относится к приему дискретной информации и может быть использовано в телемеханических системах, автоматизированных системах управления, в системах связи. Известно устройство для обнаружения и исправления ошибок, содержащее приемник, канальные фильтры, амплитудные селекторы, селектор синхронизирующего импульса, распределитель тактовых импульсов, схему ИЛИ, промежуточный и выходной регистры 11 Недостатками этого устройства являются низкое быстродействие и малая достоверность приема информации. Кроме того, в устройстве для обнаружения к исправления систематических кодов время приема и обработки кодового слова возрастает вдвое из-за приема дополнительных контроль ных символов после приема информационных. Устройство для обнаружения и исправления циклических кодов должно работать от двух последовательностей тактовых импульсов. При этом частота первой последовательности равна скорости передачи информации по каналу связи, а частота второй последовательности В К раз выше (К - число информационных импульсов в кодовой комбинации). Наиболее близким к изобретению по технической сущности является устройство для обнаружения и исправления ошибок, состоящее из четырех счетчиков, дешифратора на четыре входа и шесть выходов и схемы исправления, выходы которой соединены с информационными выходами устройства, а входы соединены соответственно с выхода чи дешифратора и выходами группы элементов И, первые входы которых соедине ш с управляющим выходом распределителя , а вторые входы с выхо 4г дамй соответствующих триггеров наборного устройства, установочные входы которых соединены соответственно с 393 выходами первых двенадцати элементов И наборного устройства, первые входы которых соединены соответственно с первым и вторым выходом триггера входного устройства, а вторые входы соединены с первыми шестью выходами распределителя, последние четыре выхода которых соединены соответственно с вторыми входами последних четырех элементов И наборного устройства, первые входы которых соединены с первым выходом триггера входного уст ройства, а выходы соединены соответственно с первыми входами группы элементов ИЛИ, остальные входы которых соединены с установочными входами соответствующих триггеров наборного устройства, а выходы соединены с входами соответствующих счетчиков, вы- ходы которых соединены с входами дешифратора Cz. Недостатком известного устройства является значительное увеличение длины кодовой комбинации за счет контрольных символов, количество которых зависит от длины слова,.что значитель но усложняет устройство для обнаружения и исправления ошибок и увеличивае время обработки кодовой комбинации. Все это, приводит к снижению эффектив ности использования каналов связи и достоверности выявления ошибок. Цель изобретения - повышение досто верности выявления ошибок. Поставленная цель достигается тем что в устройство, содержащее регистр дешифратор, первый, второй, третий, четвертый и пятый элементы И, первый и второй элементы ИЛИ счетный тригге и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с информационными выходами устройства, введены формирователь, распределитель, счетчик, дополнительный регистр, дополнительная группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а также первый и второй в спомогательные элементы ИСКЛОЧАЮЩЕЕ ИЛИ, первый вход устройства соединен с первым входом первого вспомогатель ного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с информационным входом регистра, входом формировател и запрещающим входом первого элемент И, выход которого соединен со счетным входом счетчика, выходы которого соединены с входами дешифратора, нулевой и единичный вь1ходы которого . соединены с первым и вторым входами второго вспомогательного элемента ИСКШЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЩЕЕ ИЛИ, выходы которых сое-; динены с первыми входами элементов ИСКЛЮЧАЩЕЕ ИЛИ группы элементов ИСКШЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами дополнительного регистра, информационный вход которого соединен с вторым входом первого вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вторым входом устройства и первым входом третьего элемента И, второй вход которого соединен с вторым входом первого элемента И, тактовыми входами регистра и дополнительного регистра и выходом второго элемента ИЛИ, входы которого соединены с выходами распределителя, вход которого соединен с выходом формирователя и входами сброса счетчика и счетного триггера, счетный вход и выход которого соединены соответственно с выходом третьего элемента И и первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, выход и второй вход которого соединены соответственно с управляющим выходом устройства и дополнительным выходом распределителя, который соединен с вторыми входами второго и четвертого элементов И, третьи входы которых соединены соответственно с инверсным выходом счетного триггера и единичным выходом дешифратора, а третьи входы элементов ИСКЛЮЧАЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами регистра. На чертеже представлена схема устройства для обнаружения и исправления ошибок Устройство включает регистр 1, дешифратор 2, первый 3, второй А, третий 5, четвертый 6 и пятый 7 элементы И, первый элемент ИЛИ 8 и второй элемент ИЛИ 9 счетный триггер 10,группу элементов ИСК;таЧАЮЩЕЕ ИЛИ 11,формирователь 12, распределитель 13, счетчик 1, дополнительный реги тр 15, дополнительную группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, а также первый 17 и второй 18 вспомогательные элементы ИСКЛЮЧАЮЩЕЕ ИЛИ. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 соединены с информационными выходами 19 устройства, первый вход 20 устройства соединен с первым входом первого вспомогательного элемента ИСКЛЮЧАЩЕЕ ИЛИ, выход которого соединен с информационным входом регистра 1, входом формирователя 12 и запрещающим входом первого элемента И 3, выход кото рого соединен со счетным входом счетчика 1 , выходы которого соединены с входами дешифратора 2, нулевой и единичный выходы которого соединены с первым и вторым входами второго вспо могательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18, выход которого соединен с первым входом второго элемента И t, выход которого соединен с первым входом первого элемента ИШ 8 и первым входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16, дополнительной группы элементов ИСКШ)Ч/У(ЩЕ ИЛИ, выходы которых соединены с первыми входами элементов ИСКШЧАЮЩЕЕ ИЛИ 11 группы эле ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с выходами дополнительного регистра 15, информационный вход которого соединен с вторым входом первого вспомогательного элемента ИЛИ 17, вторьи входом 21 устройства и первым входом третьего эле мента И 5, второй вход которого соеди нен с вторым входом первого элемента ИЗ тактовыми входами регистра 1 и дополнительного регистра 15 и выходом второго элемента ЛШ 9, входы которого соединены с выходами распределителя 13, вход которого соединен с выходом формирователя 12 и входами сброса счетчика 14 и счетного триггера 10, счетный вход и выход которого соединены соответственно с выходом третьего элемента И 5 и первым входом четвертого элемента И 6, выход которого соединен с вторым входом первого элемента ИШ 9, выход которого соединен с вторыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 16 и с первым входом пятого элементов И 7, выход и второй вход которого соединены соответственно с управляющим выходом 22 устройства и дополнительным выходом распределителя 13, который соединен со вторыми входами второго и четвертого 6 элементов И, третьи которых соединены соответственно с инверсным выходом счетного триггера 10 и единичным выходом дешифратора 2, а третьи входы элементов ИСКЛОЧАЩЕЕ ИЛИ дополнительной группы элементов ИСК/ШЧАЮЩЕЕ ИЛИ 16 соединены с выходами регистра 1. Устройство для обнаружения и исправления ошибок работает следующим образом. По приходу синхронизирующего сигнала , отличающегося от информационного большей длительностью, срабатывает формирователь 12, сигналом с выхода которого запускается распределитель 13, (пуляется счетчик Ц и счетный триггер 10, тем самым подготавливая устройство к приему кодового слова. Принимаемая кодовая последовательность, образованная из четных и нечетных элементов кода, поступает соответственно на первый и второй вход устройства, проверяется на идентичность первым вспомогательным элементом ИСКЛОЧАЩЕЕ ИЛИ 17, сигналы с выхода которого поступают на вход формирователя 12, информационнь вход регистра 1, служащего для регистрации разрядов кода, в которых произошло искажение и запрещающий вход первого элемента И 3, служ нцего для формирования сигналов записи количества элементов кода, подверженных искажению. Кроме того, сигналы нечетныхэлементов кода, приходящих на второй вход устройства, поступают также на информа«(иомный вход дополнительного регистра 15, служащего для промежуточного хранения П{жнимаемой информации, и а первый вход третьего элемента i 5, служащего для формирования сигналов, поступакицих на вход счетного триггера 10. Сигналами, сформированными вторым элементом ИЛИ 9 происходит запись результатов проверки на идентичность четных и нечетных элементов кода в регистр .1, запись нечетных элементов кода в дополнительный регистр 15, подсчет элементов кода, прдверженных однократному искажению, счетчиком 1, проверка на четность нечетных элементов кода счетным триггером 10.

79

По окончанию приема кодового слова на последнем такте распределителя 13 происходит анализ принятого сообщения на достоверность, выявление и исправление ошибки.

Анализ сообщения о наличии искажения кодового слова происходит по сопоставлению состояний выходных сигналов дешифратора 2 и счетного триггера 10.

Возможны следующие случаи искажений в зависимости от этих состояний.

Наличие сигнала на нулевом и единичном выходе дешифратора 2 и нулево состояние счетного триггера 10 показывает, что искажений в кодовом слове нет при наличии сигнала на нулевом выходе дешифратора 2 и имеет место искажение одного четного элемента кода при наличии сигнала на единичном выходе дешифратора 2.

При наличии сигнала на единичном выходе дешифратора 2 и единичного состояния счетного триггера 10 говорит о том, что произошло искажение одного нечетного элемента кода.

Наличие сигнала на нулевом выходе дешифратора 2 и единичного состояния счетного триггера 10 показывает наличие искажения четных и нечетных элементах кода в одинаковых разрядах кодовой комбинации нечетной кратности.

Отсутствие сигналов на нулевом и единичном выходе дешифратора 2 независимо от состояния счетного триггера 10 говорит о искажении четных и нечетных элементов кода не в одинаковы разрядах кодовой комбинации четной или нечетной кратности.

Сигнал о наличии искажения одного четного элемента кода или отсутствия искажения формируется вторым вспомогательным элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 18 и вторым элементом И . Четвертым, элементом И 6 формируется сигнал наличия искажения одного нечетного элемента кода.

Если имеется наличие искажения одного четного элемента кода или отсутствие искажения кода, то на два входа каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 поступают единичные сигналы, сформированные вторым элеме том И и первым элементом ИЛИ 8, поэтому на выходе элементов ИСКШЧАЮЩЕЕ ИЛИ дополнительной группы эле58

ентов ИСКЛЮЧАЩЕЕ ИЛИ 1б будут нулеые сигналы, которые поступают на ервые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11. На вторые входы элементов СКЛЮЧАЮЩЕЕ ИЛИ группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступают сигналы с выхода дополнительного регистра 15. Поэтому на информационные выходы на последнем такте распределителя 13 информация поступает без исправления.

Если имеется наличие искажения одного нечетного элемента кода, говорящее о том, что принятая и записанная в дополнительный регистр 15 информация недостоверна, то на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступают следующие сигналы: нулевой сигнал на первые входы с выхода второго элемента И k; единичный сигнал на вторые входы с выхода первого элемента ИЛИ 8, на третьи выходы поступают сигналы с выхода регистра 1 . 1

Так как нулевой сигнал с выхода регистра 1 говорит о наличии искажения в данном разряде кода, а единичный сигнал - об отсутствии искажения в данном разряде, то на выходах тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКШЧАЮЩЕЕ ИЛИ 16 будут нулевые сигналы, на третьи входы которых поступают единичные сигналы с выходов регистра 1, и единичны е сигналы у тех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на третьи входы которых поступают нулевые сигналы с выхода дешифратора 2, говорящие о том, что в этом разряде кодового слова произошлр искажение.

Поэтому на последнем такте распределителя при наличии искажения одного нечетного элемента кода произойдет исправление единичной ошибки. Исправит ошибку тот элемент ИСКШЧАЮЩЕЕ ИЛИ группы элементов ИСКЛОЧАЮЩЕЕ ИЛИ 11, на вход которого поступает единичный сигнал с соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16.

Сигнал считывания информации, который поступает на управляющий выход устройства, формируется пятым элементом И 7 на последнем такте распределителя при наличии единичных сигналов на выходе второго Ц или четвертого элементов И 6. Если имеет место искажение четны и нечетных элементов кода в одинако вых разрядах кодовой комбинации нечетной кратности или искажение нескольких четных и нечетных элементо кода не в одинаковых разрядах кодовой комбинации четной или нечетной кратности, то формирование сигнала считывания информации не происходит и сообщение бракуется. Таким образом, устройство позволяет обнаруживать все ошибки нечетной кратности, часть ошибок четной кратности, а также исправлять однократные ошибки при увеличении времени передачи сообщения только на величину длительности одного единичного символа. При этом достоверность учетной и управляющей информации повышается на порядок в относительных единицах. Формула изобретения Устройство для обнаружения и исправления ошибок, содержащее регистр дешифратор, первый, второй, третий, четвертый и пятый элементы И, первый и второй элементы ИЛИ, счетный триггер и группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с информационными выходами устройства, отличающееся тем, что, с целью повышения достоверности выявления ошибок, в него введены формирователь , распределитель, счетчик, дополнительный регистр, дополнительная группа элементов ИСКЛОЧАЩЕЕ ИЛИ а также первый и второй вспомогательные элементы ИСКЛОЧАЮЩЕЕ ИЛИ, первый вход устройства соединен с первым входом первого вспомогательного элемента ИСКЛОЧАЮЩЕЕ ИЛИ, выход которого соединен с информационным входом регистра, входом формировател и запрещающим входом первого элемент И, выход которого соединен со счетным so М.,

входом счетчика выходы которого соединены с входами дешифратора, нулевой и единичный выходы которого соединены

2. Шляпоберский В. И. Основы техники передачи дискретных сообщений. М., Связь, 1973 (прототип). с первым и вторым входами второго вспомогательного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ и первыми входами элементов ИСКЛОЧАЮЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых соединены с первыми входами элементов ИСКЛЮЧАЩЕЕ ИЛИ группы элементов ИСКШЧАЮЩЕЕ ИЛИ, второй входы которых соединены с выходами дополнительного регистра, информационный вход которого соединен с вторым входом первого вспомогательного элемента ИСКШЧАЩЕЕ ИЛИ, вторым входом устройства и первым входом третьего элемента И, второй вход которого соединен с вторым входом первого элемента И, тактовыми входами регистра и дополнительного регистра и выходом второго элемента ИЛИ, входы которого соединены с выходами распределителя, вход которого соединен с выходом формирователя и входами сброса счетчика и счетного триггера, счетный вход и выход которого соединены соответственно с выходом третьего-Элемента И и первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с первым входом пятого элемента И, выход и второй вход которого соединены соответственно с управляющим выходом устройства и дополнительным выходом распределителя , который соединен с вторыми входами второго и четвертого элементов И, третьи входы которых соединены соответственно с инверсным выходом счетного триггера и единичным выходом дешифратора, а третьи входы элементов ИСКЛОЧ/УОЩЕЕ ИЛИ дополнительной группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами регистра. Источники информации, принятые во внимание при экспертизе 1. Тутевич В. Н. Телемеханика. Энергия, 1973.