Устройство для деления Советский патент 1980 года по МПК G06F7/39 

Изобретение относится к вычислительной технике и может быть пр-имёнено в быстродействующих арифметических устрой ствах для выполнения операции деления чисел. Известно устройство для деления чисел содержащее регистры делимого, делителя и частного, сумматор и блок управления Недостаток известного устройства низкое быстродействие, вызванное формированием в каждом цикле одной цифры частного. Известно устройство для деления чисел, формирующее в каждом цикле к цифр частного и содержащее регистры делимого, делителя и частного, умножения, вычитатель, шифратор к цифр чаотного, регистр адреса, блок памяти, регистры верхнего и нижнего значений,к цифр частн го, группы элементов И 2. Недостаток устройства - низкое быст-г родействие, вызванное многотактностью цикла (}юрмирования к цифр частного (минимальное число тактов в цикле равно двум , максимальное-(t(+l)X Наиболее близкое по техническому решению к предлагаемому является устройство для деления чисел, содержащее вычитатели, регистры делимого и делителя, сдвиговый регистр частного, блок формирования кратных делителя, коммутатор и щи(|ратор ци({р частного, причем выходы регистра делимого соединены со входами уменьшаемого первого, второго и третьего вычитател&й, входы вычитаемого которых .соединены с выходами блока формирсэвания кратных делителя, выходы вычитателей соединены с информационными входами коммутатора, выход которого соединен цепью сдвига в стсрону старших ра;зрядов со входом регистра делимого, выходы знаковых разрядов вычитателей соединены с управляющими входами коммутатора и входами шифратора цифр частного, выход которого соединен со входами младших разрядов регистра частного З. Недостаток устройства - большой объе используемого оборудования. Цель изобретения - сокращение аппаратурных затрат за счет исключения из известного устройства той части обору- дования, которая используется для формирования сложных кратных делителя. Поставленная цель достигается тем, что в устройстве, содержащем вычитатели, .регистры делимого и делителя, сдвиго вьй регистр частного, коммутатор и шифратор цифр частного, причем.выходы регистра Делимого соединены со входами уменьшаемого первого, второго и третьего вычитателей, выходы вычитателей соединены с информационными входами коммутатора, выходы которого соединены с входами регистра делимого, выходы знаковьрс разрядов вычитателей соединены с управляющими входами коммутатора и входами шифратора цифр частного, вькоды которого соединены со входами к млад ших ра:фядов сдвигового регистра частного, выходы регистра делителя соединены со входами вычитаемого вычитателей, выходы регистра делимого соединены с дополнительными информационными входами коммутатора, выходы первого вычитателя соединены со входами уменьшаемого , вертого и пятого вычитателей, вькоды четвертого и второго вычитателей соединены соответственно с входами умень шаемого шестого и седьмого вьгчитателей. На чертеже приведена схема устройства для деления. Устройство содержит вычитатели 1 -7, регистр 8 делимого, регистр 9 делителя сдвиговый регистр 1О частного, коммутатор 11, шифратор 12 цифр .частного, выходы 13-19 знаковых разрядов вычитателей 1-7.. . Используемые в устройстве вычитате- ли 1-7 предназначены для форм1фования остатка при соответствующем значении трех цифр частного. Для каждого вычитателя указаны значения трех двоичных цифр частного, значения уменьшаемого, вычитаемого и разности (Х-депимое, У -дедвтепь). Предполагается, что X и у - правильиые нцэмализованные дроби, причем .

В определенных случаях целесообразно использовать в устройстве вместо вычитателей .сумматоры. При этом структура устройства останется неизменной, однако необходимо информацию снимать с инверсных выходов регистрй 9 делителя, а в качестве входных переносов сумматоров использовать сигнал логической единицы.

С помощью коммутатора 11 осуществляется выборка в качестве остатка, либо содержимого регистра 8 делимого (если три цифры частного равны ООО), либо значения разности одного из семи вычитателей. В каждом разряде коммутатооа используется элемент 3 И-8 ИЛИ. Управление выборкой осуществляется под действием сигналов, .поступающих на управляющие входы коммутатора с выходов 13-19 знаковых разрядов вычитателей 1-7. Ниже приведено логическое вьфажение, описывающее работу -i -го элемента 3 И-8 ИЛИ коммутатора 11 (1 -номер разряда при отсчете со стороны Младших разрядов).

V.

vBbB:;,E VB B B|vBbBNB;B;BT, CD где BO - значение знакового разряда vi -fo вычитателя (-это значение равно О, если разность положительная, в противном случае, оно равно 1); значение 1 -го разряда . Ы-го вычктателя; значение i-го разряда регистра 8 делимого. В шифраторе 12 цифр частного формируются три цифры частного Z , Zj путем анализа значений знаковых разрядов вычитателей 1-7 ( старшая цифра частного, Zg- младшая цифра частного). Ниже приведены логические выражения, в соответствии с которыми ффмируются три цифры частного Z -. oSJvgbviJ(3 z -B b;vB;B BjBjvB 44) Устройство для деления чисел работает следующим образом. В исходном состоянии в регистре 8 делимого хранится прямой И - разрядный код делимого, в регистр 9 делителя прямой И - разрядный код делителя (здес предполагается, что делимое и делитель . правильные нормализованные двоичные др)оби ), сдвиговый регистр 1О частного .обнулен,. Все вычитатели 1-7 практически начинают работать одновременно и формируют на своих выходах разности в соответствии с вьфажениями, приведенными в таблице. По истечении времени, равном примерно времени вычитания h-раз- 0 рядных чисел, кок мутатор 11 в качестве очередного остатка выбирает результат в соответствии с выражением tl) который записывается со сдвигом на три разряда в сторону старших разрядов в 5 гистр 8 делимого. Одновременно с этим шифратором 12 цифр частного формируются три цифры частного , Z2 и 23 в соответствии с выражениями ( 2)-(4), значения которых записываются соотвёт- 50. ствующим образом в три младших разряда регистра 1р частного, после чего в нем осуществляется однотактный сдвиг на три разряда в сторону старших разрядов. На этом цикл определения трех цифр част-55 ного заканчивается и далее повторяется аналогичным образом. После выполнения п/з циклов в сдвиговом регистре Ю частного сформируется Ц - разрядное часстное. Рассмотренный вариант предлагаемого устройства для деления чисел не является единственным. Возможны и другие его варианты, позволяющие получить тот же положительньй эффект. Например, вход уменьшаемого щестого вычитателя 6 можно соединить с выходом первого вычитателя 1, а вход вычитаемого с выходом седьмого вычигателя 7 . Однако в нем используются Только простые кратные делители, получаемые непосредственно с выходов регистра делителя, причем вьяитатели, формирующие все остоткк при 1. -1 возможных значениях к цифр частного, соединяются таким образом, чтобы вычислительные процессы в них проходили по возможности параллельно. При значениях К 5 увеличиваются возможности распараллеливания вычислительных процессов в вычитателях, что надо учитывать, разрабатывая систему соединений между вьиитателями. Технико-экономические преимущества предлагаемого устройства состоят в сокращении объема используемого оборудования примерно на ЗО%. при том же быстродействии, что позволяет снизить стоимость, вес. Габариты и потребляемую мощность, а также увеличить надежность известного устройства. Формула изобретения Устройство для деления, содержащее вычнтатели, регистры и делитеая, сдвиговьв регистр частного, коммутатор и шифратор цифр частного, причем выходы ретистра делимого соединены со входами уменьшаемого первого, второго . и третьего вычитателей, вькодЬ вычитателей соединены с информационными входами коммутатора, выходы которого соединены с входами регистра делимого, вькоды знаковых разрядов вычитателей соединены с управляющими входайи коммутатора и входами шифратора цифр частного, выходы которого соединены со входами к младших разрядов сдвигового регистра частного, отличаюшееся тем, что, с целью сокращения аппаратурных затрат выходы регистра делителя соединены со входами вычитаемого вычи- тателей, выходы регистра делимого соедннены с дополнительными информационными входами коммутатора, выходы первого вьинтагеля соединены со входами уменьшаемого четвертого и пятого вычитателей, выходы четвертого и второго вычитателей шГмГо с входа.„;ме„ь шаемого шестого и седьмого выч«татеИсточники информации принятые во внимание при экспертизе 773 8 I Карцев М. А. Арифметика цифровых машин. М., Наука , 1969. с. 494 2. Патент США № 3234367, кл. 235-156, опублик. 1966. 3. Патент США № 3293418, кл. 235-156. опублик. 1966 (прототип).