Усилитель считывания для программируемого постоянного запоминающего устройства Советский патент 1980 года по МПК G11C7/06 

1

Изобретение относится к области вьпислительной техники, и в частности, к интегральным полупроводниковым постоянным запоминающим устройствам.

Известны интегральные постоянные запоминающие устройства, имеющие усилители считывания с инверсией или без инверсии сигналов запомиНсрощей матрицы f .

Такое построение выходных усилителей накладывает ограничение на надежность постоянных запоминающих устройств (ПЗУ).

В ПЗУ запись информации заключается в создании избирательного рисунка соединений элементов запоминающей матрицы с разрядными ишнами. Наличие соединения соответствует логической единице (нулю) на выходе усилителя считывания. Количество нулей и единиц существенно отличается в каждом разряде. С точки зрения надежности, целесообразно выбирать фазу выходного сигнала таким образом, чтобы обеспечить кшнимальное подключение элементов матрицы ПЗУ.

В электрически программируемых постоянных ЗУ (ППЗУ) изменение фазы выходного сигнала дает возмож- . ность изменить состояние минимального количества программируемых элементов матрицы, что приводит не только к повышению надежности, но и к уменьшению времени записи информации и увеличению процента выхода годных запрограммированных ППЗУ. Надежность в большой степени

10 зависит от количества запрограммированных элементов. Так как каждый запрограммированный элемент имеет определенную вероятность восстановления своего прежнего состояния, то чем больше таких элементов в мат15рице, тем больше вероятность отказа схемы ППЗУ. Время записи информации находится в прямой зависимости от количества программируемых элементов, меняницих свое состояние. В про20цессе записи практически все узлы схемы ППЗУ работают в предельных режимах. Чем больше время записи, тем больше вероятность выхода из строя какоголибо узла или элемента схемы, что

25 определяет процент брака при программировании.

Наиболее близким техническим решением является усилитель считьша30 ния, .состоящий из последовательНО включенных инверторов, каждый иэ которых имеет свою выходную контактную площадку на кристалле 2J. В процессе сборки к выходной клемме .корпуса подключается один из выходов усилителя считывания в соответствии с записываемой информацией.

Если для масочных ПЗУ такое решение является приемлемым, то для электрически программируемых ПЗУ целесообразно иметь усилитель считывания также с электрическим изменением фазы выходного сигнала, что приводит к повышению надежности, уменьшению времейи записи информации и увеличению выхода годных ППЗУ.

Целью изобретения является повыше- 15 ние надежности усилителя считывания за счет изменения выходного сигнала электрическим способом после завершения цикла изготовления большой интегральной схемы (БИС).20

Эта цель достигается тем, что усилитель считывания для интегрального программируемого псэстоянного запоминающего устройства,содержащий управляющий, фазорасщепительный, 25 выходной транзисторы, три резистора, входную и выходную шины, шину питания и шину нулевого потенциала, причем эмиттер управляющего транзистора соединен с входной ши- JQ ной, база через первый резистор с шиной питания, а коллектор с базой фазорасщепительного транзистора, коллектор которого соединен через второй резистор с шиной питания, ,6 эмиттер с базой выходного транзистора и через третий резистор с шиной нулевого потенциала, эмиттер выходного транэибтора соединен с шиной нулевого потенциала, а его коллектор с выходной шиной содержит инвертирую- 40. щий транзистор, пороговый элемент, программируемый элемент, два источника напряжения смещения, четвертый и пятый резисторы, причем коллектор инвертирующего транзистора соединен 45 с коллектором управляющего транзистора , с базой фазорасщепительного транзистора и через четвертый резистор с шиной питания, база инвертирующего транзистора соединена с эмитте- 0 ром управляющего транзистора, с входной шиной и через пятый резистор с шиной питания, а эмиттер с базой упраЙЭГяШСёГо транзистора и с положительным полюсом первого источника на- , пряжения смещения, отрицательный полюс которого соединен через программируемый элемент с ишной нулевого потенциала и с выАодОМ порогового э лёмё нта, вход которого соеди не и с коллектором выходного транзистора и 60 выходной шиной, эмиттер фазорасщёпитёльнОгр транзистора соединен с поло жительным полюсом второго источника напряжения смещения, положительный полюс которого соединен с базой вы- 65

ходного транзистора и через третий резистор с шиной нулевого потенциала

Программируемый элемент выполнен в виде плавной перемычки. Программируемый элемент выполнен в виде обратносмещенного р-п перехода.

На чертеже дана электрическая схема усилителя считывания, содержащего управляющий транзистор 1, фазовращательный транзистор 2, выходной транзистор 3, первый резистор 4, второй резистор 5, третий резистор б, инвертирующий транзистор 7, первый источник 8 напряжения смещения, второй источник 9 напряжения смещени программируемый элемент 10, пороговый элемент 11, четвертый резистор 12, пятый резистор 13, входную шину 14, выходную шину 15, шину 16 питания, шину 17 нулевого потенциала.

Программируемый элемент 10 может быть выполнен любым известньм способом: плавкая перемычка, обратно смещенный р-п переход и т.д. Программируемый элемент 10 может иметь два СОСТОЯНИЯ: низкое и высокое сопротивление. Для плавкой нихромовой перемычки эти состояний определяются сопротивлением 100 Ом и более 1 Мом соответственно.

В начальном состоянии перемычка имеет низкое сопротивление.

В этом состоянии управляющий транзистор закрыт при любом сигнале на входной шине, а инвертирующий транзистор инвертирует входной сигнал, который вторично инвертируется выходным транзистором 3.

При лог. О на входной шине 14 необходимо обеспечить закрытое состояние транзисторов 1 3. В зависимости от уровня логического О входного сигнала смещающее напряжение (DC/H) выбирается из следующего условия:

п смм

..нг;

.

1

пр

.ЭА

где и

-напряжение логическо-.

бх го О на входной шине;

и

-падение напряжения на

бэ переходе база-эмиттер открытого инвертирующего транзистора 7;

-напряжение на шине пиtiтания ;

ЭА. - сопротивление программируемого элемента в проводт ем-сОСтЬянии.

При таком соотнесении напряжений при малом сопротивлении программируемого элемента сигнал разрядной шины будет появляться на выходе усилителя считывания без инверсии.

Напряжение второго источника смещения выбирается иэ условия согласования уровней входной и выходной цепи убилителя считывания. В частности , источники 8 и 9 могут быть равными.

Для того, чтобы изменить фазу сигнала входной шины, достаточно привести программируемый элемент в состояние высокого сопротивления. Инвертирующий транзистор 7 будетзакрыт при любом сигнале на входной шине, а транзистор 1 будет выполнять функцию управляющего транзистора в инвертирующем каскаде на тра,нзисторах 1-3..

Изменение состояния программируемого элемента происходит при подаче импульса тока на выходную шину 15 усилителя считывания через пороговый элемент 11.

Таким образом, предлагаемая схема позволяет менять фазу выходного сигнала после сборки в корпус микросхемы непосредственно самими заказчиками, что приводит к повышению надежности, уменьшению времени записи информации и увеличению процента выхода годных ППЗУ в процессе программирования.

Усилитель считывания может быть выполнен по обычной планарной технологии, используемой при производстве полупроводниковых электрически программируемых постоянных запоминающих устройств.

Формула изобретения

1. Усилитель считывания для программируемого постоянного запомингиощего устройства, содержащий управляющий, фазорасщепительный, выходной транзисторы, три резистора , входную и выходную шины, шину питания и шину нулевого потенциала, причем эмиттер управляющего транзистора соединен с входной шиной, база через первый резистор с шиной питания, а коллектор с базой фазорасщепительного транзистора, коллектор которого соединен через второй резистор - с шиной питания, эмиттер с базой выходного тра нзист6ра и через третий резистор с шиной нулевого потенциала, эмиттер выходного транзистора соединен с шиной нулевого потенциала, а его кол лектор с выходной шиной, обличающийся тем, что, с целью повышения надежности усилителя,он содержит инвертирующий транзистор, пороговый элемент, программируемый элемент,два источника напряжения

o смещения, четвертый и пятый резисторы, причем коллектор инвертирующего транзистора соединен с коллектором управляющего транзистора, с базой фазорасщепительного транзис5тора и через четвертый резистор с шиной питания, база инвертирующего транзистора соединена с эмиттером управляющего транзистора, с входной шиной и через пятый резистор с шиной питания, а эмиттер с базой управляю0щего транзистора и с положительным полюсом первого источника напряжения смещения, отрицательный полюс которого соединен через программируемый элемент с шиной нулевого потенциала

5 и с выходом порогового элемента,вход которого соединен с коллектором выход,ного транзистора и выходной шиной, эмиттер фазорасщепительного транзистора соединен с положительным полюсом

0 второго источника напряжения смещения, положительный полюс которого соединен с базой выходного транзистора и через третий резистор с шиной нулевого потенциала.

5

2.Усилитель по п.1, о т л ичаюц ийся тем, что программируемый элемент выполнен в виде плавкой перемычки.

3.Усилитель по п.1, отличающий ся тем, что программиру- .

0 емый элемент выполнен в виде обратнЬгс смещенного р-п перехода.

Источники информации, принятые во внимание при экспертизе

5

1.Electronic Design, 13, 1973.

2.Патент США,кл. 340-173.5, № 3721964, 1974 (прототип).

I m/tn

15.: V

u/t/мег

X