(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
название | год | авторы | номер документа |
---|---|---|---|
Запоминающее устройство | 1979 |
|
SU773723A1 |
Запоминающее устройство | 1979 |
|
SU809350A1 |
Блок воспроизведения информации для запоминающего устройства | 1976 |
|
SU622167A1 |
"Запоминающее устройство | 1979 |
|
SU809369A1 |
Блок воспроизведения для запоминающего устройства | 1980 |
|
SU902070A1 |
Устройство для считывания информации из накопителя | 1980 |
|
SU864334A1 |
Блок считывания для запоминающего устройства | 1981 |
|
SU959155A1 |
Блок считывания информации для доменного запоминающего устройства | 1980 |
|
SU930381A1 |
Блок считывания информации для запоминающего устройства | 1985 |
|
SU1283849A1 |
Запоминающее устройство | 1982 |
|
SU1049969A1 |
. Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах. Известны блоки стробирования и усилителей воспроизведения запоминающих устройств (ЗУ), в которых решены вопросы повышения помехозащищенности и информационной надежности и 2j. В известных устррйстБах введено плавающее стробирование или частичное по давление помех, что не отвечает в полной мере требованиям помехозашшценностй ЗУ и его информационной надежности. В известных устройствах отсутствует также оптимальное подавление квазидетер мированных синфазных и дифференциальных помех, а также случайных помех, поступающих из разрядно-считывакщих ли ний запоминающих кассет. Цель изобретения - повышение помехозашишенности и надежности ЗУ путем подавления случайных и квазидетермированных дифференциальных и синфазных помех, поступающих из разрядно-считывающих ли НИИ, путем коррелирования сигналов с эталонным сигналом. Поставленная.цель достигается тем, что в запоминающем устройстве вторые входы корреляторов подклю чены к одному из выходов накопителя, используемого в качестве источника первого эталонного сигнала, а вторые входы дискриминаторов подключены через делитель напряжения к выходу одногЪ из усилителей воспроизведения, используемого в качестве источника второго эталонного сигнала. На чертеже представлена схема устройства. Запоминающее устройство содержит накопитель 1, соединенный соответственно с дешифраторами 2 и 3. Один из выходов 4 накопителя соединен с первыми входами корреляторов 5 и 6, другие входы которых подключеньт к другим выходам накопителя 1. Вход 6 коррелятора соединен с выходом 7 накопителя, а выход - с усилителем 8 воспроизведения. Выхой усилителя 8 соединен с делителем 9 на378пряжения, выхоп которого соединен с одним И9 входов дискриминаторов 10, другие входы которых подключены к выходам усидитепей 11 воспроизведения, соединея ных по входу с корреляторами 5, а выходы дискриминаторов Ю подклпючены ко входам формирователей 12 сигналов чте.ния., При считывании сигналы вместе с помехами с выходов накопителя 1 поступают на кфреляторы 5, На другие входы корреляторов 5 подается сигнал с выхода 4 накопителя в качестве эталонного сигнала, смешанный с помехами, возиикакадими в накопителе 1 ттри считывании В корреляторах 5 происходи коррелирование тэтих сигналов. С выходов коррепяторов 5 сигналы подаются на входы усилителей 11 воспроизведения для последукщёго поразрядного усилителя коррелиро™ ванных сигналов чтения или О. С .выхода 4 накопителя сигнал подается та1кже на вход коррелятора 6, 1яа другой вход которого поступает сигнал с выхода 7 нвкопителя (.смешанный также с помехами, возникающими в накопителе). В корреляторе 6 происходит коррелирование сигчалов двух 1 поступаишйх с выходов 4 и 7. Затем сигнал корреляции вух 1 с коррелятора 6 подаетса для посаедукшего усиления на уснлитепь 8 воспрризйбдения, с выхода которого сйг«ал пЬступаёт на делитель 9 напряжения. На делителе 9 напряжения устанаЪливает-г ся необходимый порог дискрвмияацт сиг на лов чтения, полученных с накшгителя я прокоррелИрованных с единичными сиг валами на 4 накопителя. Сигналы с усилителей 11 воспройзведенря подаются на входы дискриминаторов 10, на другие входы которых пЪдается порЙ)Г днскри мивации с делителя 9 напряжения, С выхода 1О дискриминатора сигналы чтения ,посту11ают на формирователи 12 сигнала Teiajm. 4 Таким образом, наличие помех в накопителе не отражается на надежности ЗУ и его помехозашишеиности, так как уро- . вень дискриминации всякий раз получают путек учета двух сигналов с выходов накопителя на которые накладываются те же помехи, что йа другие сигналы, Таким образом, в данном устройстве происходит коррелирование информационных сигналов с эталонным, что является основой оптимального выделения сигналов из помех по методу В. А, Котельникова. Фогрмула изобретения Запоминающее устройство, содержащее накопитель, дешифраторы выходы которых сбединены с Соответствующими входами накопителя, корреляторы, первые влоды которых соединены с соответствукядими выходами накопителя, усилители воспроизведения, входы которых соединены с соответствующими выходами корреляторов, дискриминаторы, первые входы которых соединены с соответствующими выходами усилителей воспроизведения, формирователи сигналов чтения, входь которых соединень с соответствуквдимй выходами дискриминаторов, и делитель напряжения, отпичаюшееся тем, qVo, с целью повышения пЬмеховащшиенности устройства вторые корреляторов подключены к одному из выходов накопителя, ia вторые входы дискриминаторов подключены через делитель напряжения к выходу одного из усилителей воспроизведения. Источники информации, принятьге во внимание при экспертизе 1. ABTbpcJsoe свидетельство СССР N9 448479, кл. q 11 С 7/ОО, 1975. . 2. Авторское свидетельство СССР № 416755, к.л. От 11 С 21/00, 1974.
Авторы
Даты
1980-11-23—Публикация
1978-12-18—Подача