"Запоминающее устройство Советский патент 1981 года по МПК G11C11/00 

. , .1 Изобретение относится к эапсминаЬцим устройствам. Известно устройство, в котором входы блока памяти соединены с выходами форкирователей адресных и разряд ных токов, входы которых соединены с блоком управления, а входы числового регистра соединены с выходами формирователей, выходы которых подключены к входам формирователей раэрядтлк токов Г . недостатком этого устройства является низкая надежность. Из известных устройств наиболее близким техническим решением к предлагаемому изобретению является запоми устройство на ферритовых сердечниках, в котором применяется импульс автостроба, формируемый при перемагничивании ферритового сердечника, идентичного остальным сердечникам устройства, причем момент стробирова ния соответствует максимальному отношению амплитуд сигнала и помехи Недостатком этого устройства явля ется отсутствие блоков и элементов для подавления случайных и квазидетерминированных помех, что снижает нгшежность устройства. Цель изобретения - повышение надежности устройства путем использования коррелирования с эталонными сигналалм и организации автоматического изменения уровня дискриминации. Поставленная цель достигается тем, что в запс шнающее устройство, содержащее накопитель, формирователи адресных токов, усилители, формирователи разрядных токов, блок управления, дискриминаторы сигналов, формирователи сигналов считывания, два формирователя эталонных сигналов и регистр числа, причем выходы блока управления подключены соответственно к входам формирователей адресных токов и первым входам формирователей разрядных токов, вторые вхо;щ которых соединены с выходом регистра числа, а выход - с первым входом накопителя, второй вход которого подключен к первым выходам формирователей адресных токов, вторые выходы которых соединены с входами формирователей эталонных сигналов, выходы дискриминаторов сигналов соединены с входами соответствующих формирователей сигналов считывания, выходы которых подключены к входам регистра числа, введены две группы корреляторов, сумматоры, формирователь уровня сигналов дискриминации и коррелятор, причем выходы первого и второго формирователей эталонных сигналов соединены соответственно с первьом входом коррелятора и первыми входами корреляторов первой группы и с вторым входом коррелятора и первыми входами корреляторов второй группы,, вторые входы корреляторов пер вой и второй групп подключены к соответствующим выходам накопителя, а выходы 7 соответственно к входам усилителей, первый и второй входы сумматоров соединены соответственно с выходами усилителей, а выход - с первыми входами соответствующих дискримина торов сигналов, вторые входы которых подключены к выходу формирователя уровня сигналов дискриминации, вход которого подключен к выходу коррелятора. На чертеже изображена функциональНс1Я схема предлагаемого устройства. Устройство содержит накопитель 1, формирователи 2 адресных токов, формирователи 3 разрядных токов, блок 4 управления, первый 5 и второй 6 формирователи эталонных сигналов, корре лятор 7, первую 8 и вторую 9 группы корреляторов, усилители 10, формирователь 11 уровня сигналов дискриминации, сумматоры 12, дискриминаторы 13 сигналов, формирователи 14 сигналов считывания и регистр 15 числа. Выходы блока 4 управления подключены соответственно к входам формиро вателей 2 адресных Тч-ков и первым входам формирователей 3 разрядных токов, вторые входы которых соедине ны с выходом регистра 15 числа, а выход - с первым входом накопителя 1 Второй вход накопителя 1 подключен к первым выходам формирователей 2 ад ресных токов, вторые выходы которых соединены с входами формирователей эталонных сигналов 5 и 6-. Выходы ди криминаторов 13 сигналов соединены с входами соответствующих формирователей 14 сигналов считывания, выходы .1{оторых подключены к входам регистра 15 числа. Выходы первого 5 и второго 6 формирователей этгшонных сигналов соединены соответственно с пер вым входом коррелятора 7 и первыми входами корреляторов первой группы 8 и % вторым входом коррелятора 7 и первыми входами корреляторов второй группы 9. Вторые входы корреляторов первой 8 и второй 9 групп подключены к соответствующим выходам накопителя 1, а выхода - соответственно к входам усилителей 10. Первый и второй входы сумматоров 12 соединены соответственно с выходами усилителей 10, а выходы - с первыми входами соответ . ствующих дискриминаторов сигналов 13 вторые входы которых подключены к выходу формирователя 11 уровня сигна ов дискриминации, вход которого подключен к выходу коррелятора 7. Устройство работает следующим образом. При считывании по сигналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формирователи эталонных сигналов 5 и 6, формирующие соответственно эталонный ригнал 1 и эталонный сигнал О. Эталонный сигнал 1 подается на входы корреляторов 8 первой группы, на другие входы которых приходят информационные сигналы из накопителя 1. Эти же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9 второй группы , на первые входы которых поступает эталонный сигнал О . ТГроисходит двойная корреляция информационных сигналов, т.е. корреляция с эталонным сигналом 1 и с эталонным сигналом О. Эти корреляционные сигналы поразрядно через усилители 10 поступают на сумматоры 12, где происходит их вычитание. Разностный корреляционный сигнал подается на дискриминаторы 13 сигналов. Такая корреляция информационных сигналов позволяет подавить помехи, пришедшие из накопителя 1 по разрядно-считывакяцим линиям, т.е. подавляются как случайные, так и квазидетермированные nc ieхи, так как эталонные сигналы 1 и О лишены помех, возникакнцих в накопителе 1. Это одно из условий оптимального воспроизведения сигналов чтения за счет применения эталонных сигналов 1 и О . Оптимальное воспроизведение сигнала чтения достигается также за счетJ того, что эталонные сигналы 1 и О подаются на коррелятор 7, с выхода которого сигнал подается на формирователь 11 сигналов уровня дискриминации, с которого подается напряжение дискриминации на дискриминаторы 13 сигналов, Причем этот уровень сигнала дискриминации будет автоматически изменяться в зависимости от изменения сигналов считывания, поступающих с формирователей 2 адресных токов в накопитель 1, из-за изменения напряжения питания, температурных режимов и т.д. Таким образом, и двойная корреляция и возможность автоматического изменения уровня дискриминации позволяет сформировать информационные сигналы чтения на формирователях 14 сигналов считывания о высокой информационной надежностью и помехозащищенностью тракта воспроизведения. Далее информационные сигналы с формирователей 14 сигналов считывания подаются на входы регистра 15 числа. В такте записи предлагаемое запоминающее устройство работает обычны/ образом, т.е. запись происходит по