Электронные цифровые часы-календарь Советский патент 1980 года по МПК G04G3/00 

входом переноса сумматора, выходы первого, второго, третьего и четвер того разрядов сумматора соединены соответственно со входами первого «второго, третьего и четвертого регистров, а также с информационными входшии блока индикации, выход эталонного генератора соединен со входа ми управления сдвигами четырех регистров, счетчика и схемы корректор На чертеже представлена блок-схем предлагаемых часов-календаря. Они содержат последовательные шес надцатиразрядные регистры 1-4, схему корректора 5, схемы И 6-9, четыре схемы 10-13 задержки, схему ИЛИ-НЕ 1 схему ИЛИ 15, сумматор 16, блок 17 и дикацич, эталонный генератор 18 и счетчик 19. Эталонный генератор 18 выдает сдвиговую частоту на счетчик 19, регистры 1-4 и через схему корректора 5 на схемы 10-13 задержек. Счетчик 19 осуществляет первичное делени опорной частоты эталонного генератора 18, имеет коэффициент пересчета равный шестнадцати, и коды на четыре выходах этого счетчика сменяют после довательно друг друга через интервалы времени, равные периоду работы эталонного генератора. Сдвиговые сиг налы эталонного генератора 18 одновременно поступают на счетчик 19 и последовательные шестнадцатиразрядны динс1мические регистры 1-4, поэтому сдвиг информации в регистрах 1-4 происходит синхронно с изменением со стояния счетчика 19. Каждому из шест надцати состояний счетчика соответст вует вполне определенный код на выходах шестнадцатых разрядов регистров 1-4, Рассмотрим работу схемы электрон ных цифровых часов-календаря при опорной частоте эталонного генерато ра 18 равной 65, 536 кГц. В первом состоянии счетчика 19 на выходах ре гистров 1-4 определена зона 11 деле ние опорной частоты, во втором состо янии -, зона 111 деление опорной час тоты, в третьем состоянии - зона IV деление опорной частоты, в четвертом состоянии - зона единицы секунд Н4 выходе регистра 1 при любом состоянии счетчика определен младший разряд кода люОой зоны с весом 2°, нЬ .выходе регистра 2-е весом 2 , на выходе регистра 3-е весом 2 , на выходе регистра 4 - с весом 2. Первичное деление опорной частоты эталонного генератора 18 произво дится с помощью счетчика 19 до вели чины 4,096 кГц. В первом состоянии счетчика 19 на третьем выходе схемы корректора 5 формируется сигнал логическая 1, которая через схему ИЛИ 15 поступает на вход переноса (второй вход младшего разряда) сумматора 16, В первом состоянии счетчина 19 на первые входы схем И 6-9 с выходов регистров подается зона 11 деление опорной частоты, на вторые входы схем И 6-9 поступает сигнал логическая 1 с выхода схемы ИЛИ-НЕ 14. Таким образом, в рассматриваемом состоянии счетчика схемы И -9 открыты и на сумматоре 16 реали-, зуется операция увеличения кода зоны поделение опорной частоты на единицу. В первом состоянии счетчика 19 в схеме корректора 5 осуществляется анализ кода на выходах регистров 1-4 и в этом случае, если выходы этих регистров равны О, формируется сигнал логическая 1 на четвертом выходе схемы корректора 5. Первый, второй, пятый и шестой выходы схемы корректора 5 в этом состоянии счетчика 19 всегда равны 0. В зоне 11 деление опорной частоты осуществляется делением опорной частоты эталонного генератора 18 до величины 256 Гц. Во -втором состоянии счетчика 19 на выходах регистров 1-4 определен код зоны 111 деление опорной частоты. В этом состоянии счетчика 19 первый, второй, третий, пятый, шестой выходы схемы корректора 5 равны 0. Сигнал логической 1 с выхода схемы ИЛИ-НЕ 14 (на первый и второй входы схемы ИЛИ-НЕ 14 поступают нулевые сигналы; на второй вход схемы поступает сигнал логического О, так как в предыдущем состоянии счетчика 19 на вход первой схемы 10 задержки был записан логический О) поступает на вторые входы схем И 6-9. На сумматоре 16 реализуется команда увеличения кода зоны 111 деление опорной частоты на единицу, если в предыдущем (.первом) состоянии счетчика 19 схемой корректора 5 был сформирован сигнал логическая 1 на четвертом выходе схемы корректора 5. в этом случае сигнал логической 1, задержанный на схеме 11 второй задержки (одноразрядная задержка), во втором состоянии счетчика 19 через схему ИЛИ 15 поступает на вход переноса сумматора 16. Во втором состоянии счетчика в схеме корректора анализируется состояние выходов регистров 1-4 и в том случае, если выходы регистров в текущем (втором) и предыдущем (первом) состоянии счетчика 19 равны О, то на четвертом выходе схемы корректора 5 формируется сигнал логическая 1. Сигнал логическая 1 на четвертом выходе схемы корректора 5 в следующем во втором состоянии счетчика 19 сформироваться не может, так как в этом случае в зоне 1 деление опорной частоты в первом состоянии счетчика 19 код на выходах регистров 1-4 отличен от 0. В зоне 111 деление опорной частоты осуществляется деление опорной

частоты эталонного retiepaxopa 18 до величины 16 Гц.

В третьем состоянии счетчика 19 на выходах регистров 1-4 определен код зоны 1, деление опорной частоты. Команда увеличения кода зоны 1 , деление опорной частоты на единицу реализуется аналогично команде увеличе ния кода зоны 111 деление опорной частоты на единицу, рассмотренной выше.

В зоне V деление опорной частоты опорная частота эталонного генератора 18 понижается до величины 1 Гц. В третьем состоянии счетчика 19 на четвертом выходе схемы корректор, 5 формируется сигнал логическая 1, в том случае, если выходы регистров 1-4 в текущем (третьем) и предыдущем

(первом и втором)состояниях были равны нулю. Сигнал логической 1 (на четвертом выходе схемы корректора 5) в третьем состоянии счетчика 19 формируется один раз в течение 1 с.

В четвертом состоянии счетчика 19 реализуется команда увеличения кода зоны единицы секунд на единицу в том случае, если в предыдущем (третьем) состоянии счетчика 19 на четвертом выходе схемы корректора 5 был сформирован сигнал логическая 1. В этом со стоянии осуществляется анализ кода зоны единицы секунд и если он равен десяти, то формируются сигналы логической 1 на первом и четвертом выходах схемы корректора 5. На выходе схемы ИЛИ-НЕ 14 в этом случае формируется сигнал логического О, по которому в четвертом состоянии счетчика 19 происходит обнуление кода зоны единицы секунд (в четвертом состоянии счетчика 19 на вторые входы схем И 6-9 подается сигнал логический 0). Сигнал логической 1, возникающий на четвертом выходе схемы кор ректора 5, является командой увеличения кода зоны десятки секунд на единицу.

Сигнал логической 1, задержанной на второй схеме задержки 11, в пятом состоянии счетчика 19 через схему ИЛИ 15 поступает на вход переноса схемы сумматора 16 и реализует команду увеличения кода зоны десятки секунд на единицу. В этом состоянии анализируется код зоны десятки секунд и, если этот код равен шести, то формируется сигнал логической 1 на первом и четвертом выходах схемы корректора, что, как отмечалось выше приводит к обнулению кода текущей зоны (в данном случае зоны десятки секунд) и формированию команды увеличения кода следующей зоны (зона единицы минут) на единицу.

Работа схемы в шестом, восьмом, одиннадцатом состояниях счетчика 19, в которых на выходах шестнадцатых разрядов регистров 1-4 определены соответственно коды зон единицы , единицы часов, единицы числа, аналогична работе схемы в четвертом состоянии счетчика 19, при анализе и обработке зоны единицы секунд.

Работа cxeNiH в седьмом состоянии счетчика 19, в котором на выходах регистров 1-4 определен код зоны десятки минут, аналогична работе схемы в пятом состоянии счетчика 19 при анализе и обработке зоны десятки секунд, которая рассматривалась выше.

0

В восьмом состоянии счетчика 19 на выходах пятнадцатых разрядов регистров 1 и 2 определен код зоны десятки часов и на выходах шестнадцатых разрядов регистров 1-4 код зо5ны единицы часов. Эти коды анализируются схемой корректора 5 и если код равен 24, то формируется логическая 1 на первом, втором, пятом и шестом выходах схемы корректора 5. По сигналам логическая 1 на первом

0 и втором выходах корректора 5 осуществляется обнуление текущей и следующей (в восьмом и девятом состоянии счетчика 19) зон, т.е. единицы часов и десятки часов. Логическая 1

5 с пятого выхода схемы корректора 5 записывается на вход третьей (двухразрядной) схемы 12 задержки и в десятом состоянии счетчика 19 через схему ИЛИ 15 поступает на первый

0 вход схемы сумматора 16, реализуя команду увеличения кода зоны день недели на единицу.

Логическая 1 с шестого выхода схемы корректора 5 задерживается

5 четвертой (терхразрядной) схемой 13 задержки и .реализует команду увеличения кода зоны единицы числа на единицу в одиннадцатом состоянии счетчика 19.

0

В десятом состоянии счетчика 19 на схеме корректора анализируется код зоны день недели на выходах регистров 1-4 и если этот код равен 8, то код текущей зоны обнуляется (ло5гическая 1 на первом выходе схемы корректора 5) и на сумматоре 16 к коду зоны день недели прибавляется единица (логическая 1 на третьем выходе схемы корректора 5) .

0

В одиннадцатом и трингщцатом состояних счетчика 19 на схеме корректора 5 анализируется состояние выходов пятнадцатых разрядов регистров 1 и 2 и шестнадцатых разря5дов регистров 1-4. Если в одиннадцатом состоянии счетчика 19 на указанных выходах регистров 1-4 появился код 29, 31 или 32, на единицу превосходящей количество дней в теку0щем месяце, то на первом, втором, третьем и пятом выходах схемы корректора 5 формируются сигналы логической 1, что приводит к обнулению кодов зон единица числа, десятки чис5ла и реализуется команда увеличения кодов зон единицы числа и единицы месяца на единицу. Если в тринадцато состоянии счетчика 19 на схеме корректора 5 появился код 13, то на пер вом, втором и третьем выходах схемы корректора формируются сигналы логическая 1 и осуществляется обнуление кодов зон единицы месяца, десятки ме сяца и реализуется команда увеличени кода зоны единицы месяца на единицу. В рассмотренной схеме предполагалось, что эталонный, генератор имеет частоту 65,536 кГц, при этом две зоны, которым соответствуют пятнадцато и шестнадцатое состояния счетчика 19 не использовались. Однако в предлагаемой схеме частота эталонного гене ратора может изменяться в широких пределах. Так использование двух отмеченных зон в качестве пятой и шестой ступени деления опорной частоты позволяет использовать эталонный ква цевый генератор с большей частотой. Формула изобретения Электронные цифровые часы-календарь, содержащие эталонный генератор, делитель частоты, счетчики, дешифратор и блок индикации, отличающиеся тем, что, с целью упрощения технологии при реализации на интегральных микросхемах, дешифра тор и счетчики выполнены в виде четырех последовательных шестнадцатиразрядных регистров, схемы корректора, четырех схем И, четырех схем задержек, сумматора, схемы ИЛИ и схемы ИЛИ-НЕ, выходы шестнадцатых разрядов первого, второго, третьего и четвертого регистров соединены соответственно с первыми входами первой, второй, третьей и четвертой с схем И, а также со входами схемы корректора, входы которого также соединены с выходами пятнадцатых разрядов первого и второго регистров и с выходами счетчика, первый выход схемы корректора соединен с первым входом схемы ИЛИ-НЕ, второй выход схемы корректора через.первую схему задержки соединен со вторым входом схемы ИЛИНЕ, выход которой соединен со вторыми входами четырех схем И, выходы первой, второй, третьей и четвертой схем И соединены соответственно со входами первого, второго, третьего и четвертого разрядов сумматора, третий выход схемы корректора соединен с первым входом схемы ИЛИ, четвертый, пятый, шестой выходы схемы корректора соединены соответственно через вторую, третью, четвертую схемы задержек со (Вторым, третьим и четвертым входами Схемы ИЛИ, выход которой соединен со входом переноса сумматора, выходы первого, второго, третьего и четвертого разрядов сумматора соед инены соответственно со входами первого, второго, третьего и четвертого регистров, а также с информационными входами блока индикации, выход эталонного генератора соединен со входами управления сдвигами четырех регистров, счетчика и схемы корректора. Источники информации, принятые во внимание при экспертизе 1.Патент США 3928959, кл. G,04 С 3/00, 03.12.75. 2.Цифровые часы фирмы National Semiconductor. - Электроника, русский перевод, № 12, 1976 (прототип) .