Многоканальный коммутатор Советский патент 1981 года по МПК G08C19/16 

Устройство относится к телемеханике и автоматике и может быть исполь зовано в автоматизированных системах контроля и управления многопараметрическнми объектами.. Известен многоканальный ковлмутатор содержащий формирователь тактовых , . импульсов, соединенный со счетно-матричным распределителем, каждый выход которого подключен к усилителю, компенсированные ключи, однополупериодный и двухполупвриодный выпрямители, один из которых подключен к источник переменного тока и питающим цепям формирователя тактовых импульсов, усилителя и счетной схемы счетноматричного распределител Щ. Известен также адбштивный кс 1утатор, содержащий блок датчиков, выход которого соединен со входом блока определения теку14их необходимых частот опроса и первым входом блока коммутации, второй вход которого, соединен с первшя выходом блока программного управления, второй выход которого соединен с первым выходом коммутатора, выход блока коиму тации соединен со выходом ком мутатора, выход блока определения в -кущих необходикых частот опроса соединен с соответствующими входами блока формирования допустимых частот опроса и частотных компараторов, выход одного КЗ KOTOEWX соединен со входом блока программного управления и одним входом блока формирования допустикых частот опроса, другой вход которого соединен с выходе другого частотного компаратора, а выход- с другим входом блока программного управления 2. Однако, известные коммутаторы при больиюм числе коммутируекых каналов либо сложны и громоздки, либо ие обеспечивают возможности оперативного изменения режимов работы коммутатора. Наиболее близким по технической сущности к предлагаемому является многоканальный коммутатор, содержаvf/ял генератор кодов, выход которого соединен с одним входом блока памяти, другой входц которого соединен с первым выхсщом блока управления, и третий выходы блока управления соединены соответственно со йходот генератора ходов и первым входом дешифратора, вход которого соединен с выходом блока памяти ,а выход с выходом коммутатора 31. Из рассмотрения структурной схемы и процесса функционирования известного многоканального коммутатора следует , что распределение номеров каналов по ячейкгил блока памяти и дисциплина обращения к ним организованы по древовидной структуре. Такая структура требует наличия в блоке памяти ячеек, содержащих базовые адреса для формирования истинных адресов. По истинному адресу производится обращение в ячейку памяти, содержащую номер канала. Выборка базовых адресов из ячеек пеиляти осуществляется по относительным адресам, поступающим в блок памяти с генератора- кодов. Генератор кодов представляет собой ряд последовательных пересчетных схем с ключевой маской, формирующих параллельный двои ный код, значение которого увеличивается на единицу с каждым тактом работы генератора. Частота коммутации каналов F опре деляется как где г - номер ранга древовидной структуры (О « г « k) ; FQ - частота коммутации каналов нулевого ранга (), т.е. верхняя частота коммутации каналов. Объем памяти V, необходимый для коммутации каналов определяется чис лом ячеек для хранения номеров кана лов п и числом ячеек для хранения ба зовых адресов m lf- -I г V ш- « I а где п - количество коьвлутируемых каналов ранга г. При этом минимальный объем памя ти У„,4и имеет место для .такой стру туры комалутатора, в которой все ка налы соответствуют рангу , т.е. коммутируется с верхней частотой f В этом случае го«0 и У). максимальный объем памяти V Q -имеет место в том случае, когда вс кангиш соответствуют рангу г « 1. т.е. коквлутируются с нижней частот f « . При этом - u-lti Очевидно, для организации любых возможных древовидных структур коммутации при заданных л и k объем памяти устройства должен.быть не Менее Древовидная структура памяти требует при формировании истинного адреса (для выборки одного канала) многократного обращения к ячейкам, содержащих базовые адреса. Количество таких обращений при выборке одного канала ранга равно г+1. Соответственно время выборки канала равно t(r+l)tn , где время обращения к памяти. Время t минимально для канала нулевого ранга (), так как имеет место только одно обращение для его выборки (базовые адреса для каналов ранга отсутствуют) t Время t максимально для канала ранга (), при этом необходимо произвести k обращений к памяти для считывания б1азовых адресов, необходимых для формирования истинного адреса канала,и одно обращение по сформированному истинному адресу за номером канала ()1:и Таким образом t,.t t „ . Недостатком известного многоканального коммутатора является ограниченность быстродействия вследствие многократного, обращения к ячейкам памяти при выборке каналов рангов г О. Цель изобретения - повышение быстродействия коммутатора. Поставленная цель достигается тем, что в многоканальной коммутатор, содержащий генератор кодов и блок памяти, выход которого соединен с входом дешифратора, введены блок регистров начальных адресов зон, блок регистров констант циклов и формирователь истинного адреса, выход генератора кодов, выход блока регд1стров начальных адресов зон и выход блока регистров констант циклов соединены соответственно с первым, вторым и третьим входами формирователя истинного адреса, выход которого соединен с входом блока памяти. На фиг. 1 приведена блок-схема многоканального коммутатора; на фиг. 2 - пример считывания ячеек памяти для четырех последовательных циклов работы KONBwyTaTopa с г 2; на фиг. 3 - временная диаграмма работы коммутатора, где Т ц - время одного цикла, Т - время кадра, в течение которого производится обращение ко всем ячейкам памяти не менее одного раза; на фиг. 4 - позонная структура блока памяти. Многоканальный коммутатор (фиг.1) состоит из генератора 1 кодов, блока 2 регистров констант циклов, который содержит регистры 3ц, блока 4 регистров начальных адресов зон, который содержит регистры .5д- 5ц, формирователя б истинного адреса, который содержит элементы И 7р- 7ц, триггеры 8о 8 к ключи Эр- 9ц, счетчики 100- 10, элементы И HQ- 11ц, элемент ИЛИ 12, блока 13 памяти, дешифратора 14. Блок 13 памяти разбивается на смежные зоны (зона О, зона 1 и т.д.)(фиг,4), число которых равно числу рангов г древовидной структуры известного коммутатора. Количество ячеек в каждойзоне равно Пр Каждая ячейка памяти хранит только номер канала. Базовые адреса в ячейках памяти отсутствуют. Частота выборки отдельной ячейки (частота коммутации канала F,,) определяется тем же выражением, что и для известного колвиутатора, т.е. Fh- - Правила считывания ячеек зон зане сены в таблицу. ч Все ячейки Первая половина ячее Четверть ячеек 1/г часть ячеек Все ячейки Вторая половина ячее Четверть ячеек 1/г часть ячеек Все ячейки Первая половина ячее Третья четверть ячее /т часть ячеек и т. Обращение к ячейкам зоны О про изводится в 2 раза чаще,чем к ячейк зоны 1 и в 4 раза чаще,чем к ячей кам зоны 2, т.е. частоты обращения к ячейкам зон О, 1, 2 относятся друг к другу соответственно 4:2:1 (фиг. 2 и 3). Изменение частоты ком мутации канала достигается перемещением его номера в другую зону. Для организсщии позонного считы вания ячеек из блока памяти необходи МО задаться начальными адресам зон АН„ и константами цикла Вр, определя щими моменты перехсша текущих адресо из зоны в зону (Вг- I ) . Истинны адрес ячейки с номером канала формируется из начального адреса зоны и относительного гщреса генератсфа кодов. Такая организация коммутатора обе печивает только одно обращение к па мяти для выборки любого канала. Врем выборки канала постоянно и равно t - tttin Тем самлм достигается макси мальное быстродействие коммутатора. Коммутатор работает следующим образом. Перед началом работы коммутатора в регистры Зо 3, блока 2 регистров констант циклов записываются константы цикла Вр (г 0-k), а в регистры БО- 5, блока 4 регистров адресов начальных зон записываются начальные адреса зон АН Начальные адреса Лнр и константы цикла В г хранятся на регистрах в течение всего времени работы коммутатора. Перед началом работы Ан, фиксируются также на соответствукидих счетчиках Юд- 10ц формирователя б инстинного адреса. Генератор 1кодов, представляющий собой ряд пересчетных схем с ключевой маской, настраивается перед началом работы на соответствующий циклический режим работы с заданным временем цикла Тц (по окончании цикла пересчетные схемы обнуляются), После включения коммутатора в работу с выхода генератора 1 кодов паргшлельный код, значение которого увеличивается на единицу с каждым тактом работы коммутатора, вместе с сопровождающим тактирующим импульсом поступают на вход формирователя 6 истинного адреса. Параллельный код в форми)ователе б истинного адреса поступает одновременно на первые входы элементов И TO - 7,, на вторые входы которых поступает код соответствующей константы Вf с регистров Зц- 3ц блока 2регистров констант циклов. При равенстве значений кодов на выходе соответствугадего элемента 0 к появляется единичный импульс, который подступает на- вход соответствующего триггера SQ- 8 и устанавливают его в закрытое состояние. При этом на выходе соответствующего триггера BQ- 8, появляется управляющий сигнал, который выключает соответствующий ключ 9ц- Эц и устанавливает следукядий (в возрастающей последовательности индексов) триггер в открытое состояние. Все триггеры по взаимному управлению собраны в кольцо. Открытые триггеры BQ- 8ц : включак)Т соответствующие ключи 9ц- 9, тем разрешая прохождение тактиругацих импульсов с генератора 1 кодов на выход ключей 9(,- 9ц. В начальный момент открыт только триггер ВдИ тактирующие импульсы поступают на выход ключа 9{. Количество их определяется значением константы BO о ключ 9 о выключается триггером 8(3 в момент равенства текущего значения кода, поступгиощего с генератора 1 кода, и константы цикла BQ на элементе И 7о. В следующий момент триггер бд через триггер 8-f включает ключ 9. Тактирующие импульсы поступают теперь на выход ключа 9:,. Количество рх определится разностью значений В0 так как отключение ключа Э триггером 8 происходит в момент сравнения текущего

кода генератора 1 кода с константой В на элементе И 7, а значение В определяется кач Bpi- 4 . Таким образом в течение цикла Тц) производится последовательное включение-выключение ключей S(Q- 9к по правилу, заданному константами циклов BQ- В. При этом на выходах ключей 90- 9, В1фабатывак тся пачки импульсов, количество которых в каждой равно количеству ячеек, считываемых из соответствующей зоны блока 13 памяти в течение одного цикла, т.е. - .

Пачки последовательных импульсов с выходов ключей 9ц поступают на входы соответствукхедх счетчиков lOg10ц. Каждый из счетчиков 100- Ю при поступлении импульсов формирует последовательные истинные адреса ячеек памяти внутри своей зоны, которые (адреса ячеек)транслируются в блок памяти 13 через обв|ий элемент ИЛИ 12. В кажддый момент времени работает только один из счетчиков 10в- 10к. Кажда1й элемент И HQ- 11ц сравнивает теку14ее состояние .соответствукк его счетчика lOg- 10ц с начальным адресом следующей зоны АН,.. При сравнении кодов на соответствующем дчетчике Ю восстанавливается свой начальный адрес АН|. т.е. тот, который фиксировался на нем работой кс тутатора.. Восстановление счетчика Ю,,производится .в каакясял цикле, счетчика в каждсм втором цикле, счетчика iO}- в каждом четвертом цикле и т.д. Следовательно, значения кодов счетчиков 10о- Юн последовательно изменяются от значения АН|.до значения Аи 11

По адресамf поступающим из формирователя б истинных адресов в блок 13 памяти, считываются номера каналов , которые поступают на дешифратор 14, ас него - к датчикам объекта. Таким образом, быстродействие предложенного коммутатора повышается. Дополнительным преимуществом пред агаёмого многоканального коммутатора по сравнению с известным коммутатором является сокргицение объема памяти V при заданных п и k до У„|„ п, так как базовые адреса в ячейках памяти отсутствуют и m О. .

Простота расчета значений АН|. Х. п

и B|. i- ,и простота изменений ча стоты коммутации канала перемещением его номера из ЗО1Ш в зону позволяют более оперативно менять nporpciMN&ai коммутации в процессе работы коммутатора, адаптируя его к режимам работы многопараметрического объекта.

Формула изобретения Многоканальный коммутатор, содержащий генератор кодов и блок памяти,

выход которого соединен с входом дешифратора, отличающийся тем, что, с целью повышения быстродействия коммутатора, в него введены блок регистров начальных адресов зон,

блок регистров констант циклов и формирователь истинного адреса, выход генератора кодов, выход блока регистров начальных годресов зон и выход блока регистров констант циклов соединены соответственно с первым, вторым и третьим входами формирователя истинного адреса, выход которого соединен с входом блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СС.СР 390550, кл. G 08 С 19/16, 1969.

2.Авторское свидетельство СССР 433525, кл. G 08 С 19/16, 1972.

3.Авторское свидетельство tCCP 299864, кл. G 08 С 19/16, 1969

(Прототип).

цикл

г

ЦиклП

Цикл ж

я«г

л,

.;

п.

Лн,

2

l4

а 53 fpUi.Z

А Не

Hf

AHg r

ЛНк