Устройство сдвига Советский патент 1981 года по МПК G11C19/00 

(54) УСТРОЙСТВО СДВИГА

1

Изобретение относится к вычкслительной технике и может быть использовано при построении арифметических ц логических устройств вычислительных машин.

Известно устройство последовательного сдвига с использованием триггерных регистров, в котором получаются большие затраты на время, необходимое на сдвиг всего числа l.

Недостатком устройства является низкое быстродействие. Для устранения этог недостатка применяется устройство, осуществляющее сдвиг на любое число разрядов одновременно t2.

Недостатком указанного устройства являются большие аппаратурные затраты так как блок сдвига имеет такое же количество разрядов, как входнЫ и выходной регистр.

Компромиссным вариантом относительно рассмотренных типов устройств является устройство, реализующее операцию схшнга параллельно-последовательным способом, при котором увеличиваетс$г бы-

стродействие по сравнению с первым гиаом и сокращаются аппаратурные затраты по сравненшо со типом з.

Из известных устройств сдвига наиболее близким, по техническ Л сущности к предлагаемому является устройство, позволяющее реализовать сдвиг h - разряш1ых чисел, использующее - -разрядный блок сдвига и содержащее первую и вторую схемы ИЛИ, выходы которых подклю0чены к третьему и четвертому входам блсжа сдвига соответственно, первую и вторую схемы И, выходы которых подключены к входам первой схемы ИЛИ, третью и четвертую схемы И, выходы

s которых подключены к выходам второй схемы ИЛИ, а блок сдвига выполнен разрядным, причем вькоды младших разрядов старших половин входнсзго и вь ходного регистров соединены с первыми входами первой и второй схемы И, а выходы старших разрядов младших половин входного и выходного регистров соединены с первыми входами третьей н четвер3гой схем И соогвегсгвенно, нулевой выход триггера направления сдвига соедине со вгорыми входами первой и второй схем И, а единичный вькол- со вторыми входами третьей и четвертой схем И, третьи входы всех четьцэех схем И соединены с единичным выходом триггера длины сдвига, а четвертые входы всех четырех схем И соединены с выходными шинами 12-15 местного устройства управления . Недостатками устройства являются медленный, асинхронный режим работы, при котором быстродействие зависит от параметра сдвига. Так, из описания устройства видно, что для сдвига влево, например на 8 разрядов, потребуется две последовательные межрегистровые пересылки, т.е. 2 такта. Для сдвига на 12 разрядов необходимо четыре такта (сдвиг на 8 и 4 разряда). Сдвиг на 11 или 14 разрядов уже потребует шесть тактов (сдвиг на 1,2,8 или 2,4,8 разрядов соответственно). А для выполнени сдвига на 23 разряда необходимо восем тактов (сдвиги на 1,2,4 и 16 разрядов) и т.д. Устройство имеет также большие аппаратурные затраты для выполнения операции сдвига. Пусть п 64, тогда и описания устройства видно, что для его реализации необходимо 64-е четырехходовых элемента И и 32 двухвходовых элемента ИЛИ, т.е. при реализации элементами 155 серии потребуется 32 кор пуса 1ЛР554. Кроме этого, необходим -разрядный блок сдвига с шестью входами приема информации, Цель изобретения - повышение быстродействия устройства и его упрощение. Поставленная цель достигается тем, что в устройство сдвига, содержащее последовательно соединенные входной регистр, элементы И-ИЛИ, сдвигатель и выходной регистр, регистр параметра сдвига, один из выходов которого подключен к управляющему входу сДвигателя, и шину управления, введен блок разрешения выборки инфс мации, выходы ко торого соединены с другими входами эл мента И-ИЛИ, первые входы блсжа разрешения выборки инфс мации подключены к другим выходам регистра параметра сдвига, второй вход блока, разрешения в борки информации соединен с шиной управления. Блок разрешения выборки информаци выполнен на последовательно соединенны дешифраторе и регистре сдвига, выходы которого соединены с входами блока 7 разрешения выборки информации, входы дешифратора соединены с первыми входами блока разрешения выборки информации, второй вход которого подключен к управляюшему входу регистра схшига. На фиг. 1 изображена функциональная схема предлагаемого устройства; на фиг, 2занесение информации в разряды выходного регистра и ее распределение в разрядах по тактам. Предлагамое устройство (фиг. 1) содержит входной регистр 1, элементы 2 И-ИЛИ, сдвигатель 3, выходной регистр 4, регистр 5 параметра сдвига, блок 6 разрешения выборки информации, выход 7 регистра 4 и шину 8 управления. Рассмотрим реализацию и работу предлагаемого устройства при ni -тактном сдвиге ц -разрядного числа. Регистры 1 и 4 построены на BV триггерах. Элементы 2 разделены на групп по (). -двухвходовых элементов И, подключенных к элементу ИЛИ в каждой группе. Выходы входного регистра 1 соединены с элементами И в соответствующих группах. О- групп элементов 2 И-ИЛИ имеют соответственно выходов, которые подключены к разрядному комбинационному сдвигателю 3. Пусть h 32, а m 4, тогда элементы 2 И-ИЛИ будут состоять из 8-ми групп по 7 двухвходовых элементов И в каждой группе и, следовательно, сдвигатель 3 будет 8-ми разрядным. Блок 6 разрешения выборки информации может быть реализован на основе двухвходового дешифратора, соединенного с 7-ми разрядным сдвиговым регистром, выходы которого подключены к управл$пощим входам элементов И в каждой - группах элементов И-ИЛИ 2. На первом такте блок 6 разрешения выборки информации вырабатывает для каждой группы из () (т.е. здесь из 7) элементов И общий адрес, заданный параметром сдвига, и подключает -i элементы И каждой группы элементов 2 И-ИЛИ для передачи на сдвигатель 3 соответствующих |: разрядов регистра 1, На втором такте блок 6 разрешения выборки информацииподключает ( i +1)-ые элементы И каждой группы для передачи следующих разрядов входного регистра 1. На п такте (здесь на 4-м) происходит подключение (i + т)-го элемента И элементов 2 и передача кода последних pf расзрядов входного регистра 1. Таким обраоок, за vn -тактов {здесь за 4) происходит передача со сдвигом н О - УГ разрядов всего содержимого входного регистра 1 по разрядов через элементы 2 И-ИЛИ на сдвигагель 3. Сдвигатель 3 также за т тактов осущес вляет сдвиг заданного кода по разрядов на О- -0 разрядов. Со сдвигателя 3 информации па nepeoNf также записываетс в О, tn , 2m,..., rn(-1) разряды вькодного регистра 4, На втором такте происходит запись в 1, M + l,..., т(-1)+1 раз ряды выходного регистра 4 и т.д. до пол ного заполнения выходного регистра 4 сдвинутым кодом. Итак, соответствующие - разрядов входного регистра 1 за каждый такт сдвигаются на О, либо на 1, либо на 2, либо на 3 разряда на первом уровне за счет выбора очередным адресом соответствующего элемента И блоком 6 выборки. На втором уровне сдвигатель 3 обеспечивает сдвиг на 0-7 разрядов. Максимальный сдвиг соответствует произведению максималы1Ь х сдвигов обоих указанных уровней. Таким образом, за m тактов (за 4 такта в данном приме ре) происходит сдвиг всего числа на заданный сдвиг от О до п разрядов согласно значению регистра 5 параметра сдвига. Устройство функционирует следующим образом. В первом такте слово, подлежащее сдвигу, хранится во входном регистре 1. Пусть это слово необходимо сдвинуть на 11 разрядов влево, что соответствует ко ду 01011, находящемуся в регистре 5. Производится запись со второго выхода регистра 5 параметра сдвига (двух младших разрядов) в блок 6. Следовательно, на третьем выходе получают сигнал разрешения, поступающий на третий элемент И каждой группы элементов 2 И-ИЛИ. На выходах элементов 2 И-ИЛИ кодь разрядов 3,7,11,15,10,23,27,31 входного чи сла, Сдвигатель 3 разрешает сдвиг входного числа на два разряда, таким образом на его выходе появляются коды рассмотренных разрядов в следующем порядке 11,15,19,23,27,31,3,7. Устройство управления разрешпот запись в выходной регистр 4 в каждый четвертый разряд, начиная с нулевого. Следовательно, сдвинутые восемь разрядов записьшают в Bfeiходной регистр 1 в разряды 0,4,8,12,16 20,24,28. Рас:пр дрло1П1о заг1иси в выходном регистре 4 по четырем тактам приведено на фиг. 2. Во втором такте блок 6 вырабатьюаег сигнал разрешения на четвертом выходе, поступающий на четвертый элемент И каждой группы элементов И-ИЛИ 2. На выходах элементов 2 И-ИЛИ появляются коды разрядов : 4,8,12,16,20,24,28,О входного числа. После сдвига на два раэряда на сдвигателя 3 код следующих разрядов: 12,16,20,24,28,0,4, 8. Затем производится запись кода этих разрядов в выходной регистр 4 в соответствующие разряды (фиг.2). В третьем такте блок 6 вьрабатьшает разрешающий сигнал на пятой шнне, который поступает на пятый элемент И каждой группы элементов 2 И-ИЛИ, На выходе элементов 2 И-ИЛИ коды следу- ющих разрядов: 5, 9, 13, 17, 21, 25, 29, 1. Затем осуществляется сдвиг кода указанных разрядов на два разряда и запись полученного результата в соответствующие разряды выходного регистра 4 {фиг.2). В четвертом такте блок 6 вырабатывает разрешающий сигнал на шестой шине, который поступает на шестой элемент И каждой группы элементов 2 И-ИЛИ. На выходе элементов 2 И-ИЛИ будут коды следующих разрядов: 6,10,14,18,22, 26,ЗО,2. Затем производится сдвиг этого значения на два разряда и запись в соответствующие разряды выходного регистра 4 (фиг.2). Таким образом, в выходном регистре. 4 за четыре такта получаем сдвинутое Hall разрядов влево число. Аналогичным образом производится сдвиг на любое число разрядов. При необходимости осуществить сдвиг вправо выполняется сдвиг влево на величину, соответствующую значению дополнительного кода пааметра сдвига. Введение блока разрешения выборки информации вьгодно отличает предлагаеое устройство от известных ранее, так ак увеличивается быстродействие и уменьаются аппаратурные затраты. Увеличе ие быстродействия обеспечивается выолнением произвольного сдвига (т.е. при юбом значении параметра сдвига) ,за остоянное число fri тактов (минимум 2), в рассмотренном примере выше W 4, в то время как для прототипа с синхронным режимом может потребоаться значительно большее число тактов число тактов зависит от параметра сдви.га и составляет для рассмотренного примера 6 тактов).

Предлагаемое устройство относительно ранее известных обладает меньшими аппаратурными затратами. Действительно, аппаратурные затраты регистров 1, 4 одинаковы с прототипом. Реализация элементов И 6-9 и ИЛИ 3,4 прототипа требует таквх же -аппаратурных затрат, что н реализация элементов И-ИЛИ 2 в предлагаемом устройстве, т.е. 16 корпусов 1ЛА558 серии 155. Для реализаций сдвкгателя 3 предлагаемого устройства по1ребуется значительно меньше аппара-. гурных затрат, чем для реализации сдвигателя в прототипе, В прототипе для реал йзацни сдвигателя потребуется 16 корпусов 16-ти- канальных мультиплексоров, кроме этого, необходимо реализоват шесть направлений приема информации. В предлагаемом устройстве, обеспечивающем сдвиг слова той же длины п разрядов, используется сдвигатель всего разрядный, требующий для своей реализации 8 корпусов 8-ми канальных мультиплексоров, т.е. экономия составляет 8 корпусов. Аппаратурные затраты блока 6 выбора незначительны: двухвходовьй дешифратор и семиразрядный сдвиговый регистр.

Формула изобретения

1 Устройство сдвига, содержащее последовательно соединенные входной регистр, элементы И-ИЛИ, сдвигатель и выходке регистр, регистр параметра сдвига.

один из выходов которого подключен к управляющему входу сдвУ1гателя, и шину управления, отличающеес я тем, что, с целью повышения, быстродействия

устройства и его упрощения, в него введен блок разрешения выборки информации, выходы KOToporot соединены с другими входами элементов И-ИЛИ, первые входы блока разрешения выборки информации

подключены к другим выходам регистра параметра сдвига, второй вход блока разрешения выборки информации соединен с шиной управления,

соединены с выходами блока разрешения выборки информации, входы деши4ратора i соединены с первыми входами блока разрешения выборки информации, второй вход подключен к управляющему входу регистра сдвига.

Источники информации, принятые во внимание при экспертизе

№ 206155, кл. G 11 С 19/00, 1967.

4. Авторское свидетельство СССР № 458824, кл. G Об F 7/24, 1975 (прототип).