Устройство фазирования по циклам вСиСТЕМЕ пЕРЕдАчи дАННыХ Советский патент 1981 года по МПК H04L7/04 

Описание патента на изобретение SU813809A1

I

Изобретение относится к технике электросвязи и может использоваться для фазирования по циклам в системах передачи данных (СПД), использующих амплитуднофазовую модуляцию (АФМ).

Известно устройство фазирования по циклам в системе передачи данных, содержащее последовательно соединенные счетчик цикла, блок дешифраторов, блок управления, формирователь фазирующих комбинаций, накопитель, кодер, элемент ИЛИ и преобразователь, а также скремблер, вход которого объединен со входом формирователя фазирук щих комбинаций, а выход скремблера подключен к второму входу накопителя, выход которого подключен к второму входу элемента ИЛИ 1.

Однако такое устройство имеет большую вероятность ложного фазирования по циклам-.

Цель изобретения - уменьшение вероятности ложного фазирования по циклам.

Для достижения этой цели в устройство фазирования по циклам в системе передачи данных, содержащее последовательно соединенные счетчик цикла, блок дешифраторов, блок управления, формирователь

фазирующих комбинаций, накопитель, кодер, элемент ИЛИ и преобразователь, а также скремблер, вход которого объединен со входом формирователя фазирующих комбинаций, а выход скремблера подключен к второму входу накопителя, выход которого подключен к второму входу элемента ИЛИ, введены последовательно соединенные триггер и элемент И, к второму входу которого подключен тактовый выход преобразователя, информационный выход которого подключен

к первому входу триггера, второй вход которого объединен со вторым входом блока управления, при этом выход триггера подключен к перэому входу счетчика цикла, к второму входу которого подключен выход элемента И.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство фазирования по циклам в системе передачи данных содержит скремблер I,

формирователь 2 фазирующих комбинаций, накопитель 3, кодер 4, элемент ИЛИ 5, преобразователь 6, имеющий выход 7 соединенный с каналом связи, информационный выход 8 и тактовый выход 9, триггер 10, счетчик И цикла, элемент И 12, блок 13 управления, блок 14 дешифраторов, причем на другой вход накопителя подана информация с источника 15 информации, а зторые входы блока управления и триггера соединены с цепью 16 циклового фазирования. Устройство работает следующим образом. При обнаружении расхождения цикловых фаз на передаче и приеме приемник формирует сигнал цикловое фазирование, который по цепи 16 поступает на блок 13 управления и на триггер 10. Триггер 10 включается, сигналом со своего выхода осуществляет сброс счетчика 11 цикла и запрещает прохождение тактовых импульсов с выхода 9 преобразователя через элемент И 12 на вход счетчика 11 цикла. Счетчик 11 цикла установлен в исходное состояние. Первым после прихода сигнала «.цикловое фазирование сигналом АМ/ФМ с выхода 8 преобразователя, осуществляющим разделение в преобразователе 6 информации по дискретный подканалам с AM и ФМ, включается триггер 10, который прекращает формировать сигнал «сброс счетчика 11 цикла и разрещает прохождение через эле мент И 1.2 на вход счетчика 11 цикла тактовых импульсов. Счетчик 11 цикла начинает отсчитывать циклы передачи блоков. Блок 14 дещифраторов обеспечивает синхросигналами и управляющими си алами находящимися в необходимых фазовых соотношениях с началом аередаваемых бло ков, все узлы предложенного устройства. Благодаря этому начало работы первого передаваемого блока и всех последующих после фазирования по циклам синхронизировано сигналом АМ/ФМ таким образом, что все. нечетные разряды блоков передаются но дискретному подканалу с AM, а все четные разряды блоков передаются по дискретному подканалу с ФМ. . Сигнал «цикловое фазирование, кроме того, поступает в блок 13 управления, откуда после стробирования сигналами управления с блока 14 дешифраторов один раз за цикл в импульсном виде поступает на формирователь 2 фазирующих комбинаций и скремблер 1. Формирователь 2 фазирующих кОмбинаций и скремблер 1 осуществляют формирование в н-акопителе в процессе фазирования по циклам передаваемого блока. Для устойчивой работы систем автоматической регулировки в преобразователе 6 во время фазирования по циклам не принципиально необходимо содержание разрядов блока, передаваемых по дискретному подканалу с AM. Поэтому формирователь 2 фазирующи} комбинаций по импульсному сигналу «цикловое фазирование с выхода блока 13 управления осуществляет запись в нечетные разряды накопителя 3 фазирующей комбинации, объем которой в предложенном устройстве доведен до 50% передаваемого блока, а скремблер 1 по этому же сигналу осуществляет запись в четные разряды накопителя 3 символов псевдослучайной последовательности. По Окончании фазирования по циклам сигнал «цикловое фазирование приемника снимается и в накопитель начинает поступать информация с источника 15 информации. Таким образом, в результате синхронизации работы счетчика 11 цикла сигналами АМ/ФМ однозначно определяются разряды блока, которые передаются по дискретным подканалам с AM и ФМ. Благодаря этому объем фазирующей комбинации в зависимости от предъявленных требований может быть увеличен до 50% передаваемого блока. В результате этого значительно умень щается вероятность ложного фазирования по циклам СПД. Формула изобретения Устройство фазирования по циклам в системе передачи данных, содержащее последовательно соединенные счетчик цикла, блок дещифраторОв, блок управления, формирователь фазирующих комбинаций, накопитель, кодер, элемент ИЛИ и преобразователь, а также скремблер, вход которого объединен со входом формирователя фазирующих комбинаций, а выход скремблера подключен к второму входу накопителя, выход которого подключен к второму входу элемента ИЛИ, отличающееся тем, что, с целью уменьшения вероятности ложного фазирования по циклам, введены последовательно соединенные триггер и элемент И, к второму входу которого подключен тактовый выход преобразователя, информационный выход которого подключен к первому входу триггера, второй вход которого объединен со вторым входом блока управления, при этом выход триггера подключен к первому входу счетчика цикла, к второму входу которого подключен выход элемента и . Источники- информации, принятые во внимание при экспертизе 1. Дуплексная универсальная мультиплексная каналообразующая аппаратура. Техническое описание Зт2 131025 ТО, 1978 (прототип).

/

ч

Похожие патенты SU813809A1

название год авторы номер документа
Приемное устройство цикловой синхронизации 1976
  • Алексеев Юрий Анатольевич
  • Мягков Игорь Владимирович
SU578670A1
Устройство для цикловой синхронизации 1989
  • Кишенский Сергей Жанович
  • Иванов Геннадий Михайлович
  • Крекер Александр Яковлевич
  • Христенко Ольга Юрьевна
SU1778913A1
Устройство для цикловой синхронизации 1981
  • Болотин Григорий Кузьмич
SU1107317A1
Система фазирования 1980
  • Андрияш Николай Федорович
  • Варфоломеев Анатолий Николаевич
  • Войтенко Вадим Всеволодович
  • Гомельский Александр Семенович
  • Чернов Яков Генухович
  • Шильман Михаил Абрамович
SU919128A1
Устройство оценки качества дискретного канала связи 1988
  • Боград Анатолий Моисеевич
  • Данилов Борис Сергеевич
  • Израильсон Леонид Григорьевич
SU1540012A1
Устройство для сбора передачи и приема информации 1975
  • Великолуг Александр Кузьмич
  • Апарин Лев Петрович
  • Митьков Владимир Иванович
  • Редина Тамара Яковлевна
SU550666A1
ВЕДОМСТВЕННАЯ СИСТЕМА ДВУХСТОРОННЕЙ ВЫСОКОСКОРОСТНОЙ РАДИОСВЯЗИ С ЭФФЕКТИВНЫМ ИСПОЛЬЗОВАНИЕМ РАДИОЧАСТОТНОГО СПЕКТРА 2016
  • Шадрин Борис Григорьевич
  • Боганков Борис Семенович
  • Зачатейский Дмитрий Евгеньевич
RU2650191C1
Устройство асинхронного сопряжения цифровых сигналов 1983
  • Ларин Юрий Вячеславович
  • Суханов Виктор Михайлович
SU1111257A1
Устройство цикловой синхронизации 1981
  • Болотин Григорий Кузьмич
SU949832A1
Устройство синхронизации 1980
  • Болотин Григорий Кузьмич
  • Юрченко Юрий Кузьмич
SU982205A1

Иллюстрации к изобретению SU 813 809 A1

Реферат патента 1981 года Устройство фазирования по циклам вСиСТЕМЕ пЕРЕдАчи дАННыХ

Формула изобретения SU 813 809 A1

30gOt/Hnfl

SU 813 809 A1

Авторы

Беляков Анатолий Алексеевич

Вишняков Леонид Александрович

Дуничева Людмила Константиновна

Перегудов Виктор Алексеевич

Цыпина Маргарита Серафимовна

Даты

1981-03-15Публикация

1979-06-04Подача