Устройство для контроля многовы-ХОдНыХ цифРОВыХ узлОВ Советский патент 1981 года по МПК G06F11/22 

Описание патента на изобретение SU817721A1

. , . . 1 , : ;. Изобретение относится к контроль но-измерительной технике и может бы использовано для контроля цифровых узлов автоматики и вычислительяой техники. Известно устройство для контроля цифровых узлов, содержащее генера- тор тестов, сдвигакиций регистр, ксФ1 мутатор и индикатор l . Недостатком устрюйства является малое быстродействие. Наиболее близким к предлагаемому по технической сущности является устройство ДЛЯ- контроля кифровых узлов, содержащее генератор тестов, последовательно соединенные блок свертки по модулю два, выход которого подключен ко входу первого регистра сдвига, а группа информациОнн1ЛХ входов - к группе информационных выходов первого регистра сдвига, под ключенных к группе входов индикаторов, управлякиций и установочный выходы генератора тестов подключены к соответствующим входам первого регис тра сдвига 2.... Недостатком устройства является недостаточная полнота контроля, связанная с необнаружением ошибок черной кратности. Цель изобретения - увелисение полноты контроля. Указанная цель достигается тем, что устройство содержит группу вторых регистров сдвига и группу вторых сумматоров по модулю два, первые информационные входа которых являются группой информационных входов устройства, выходы подключены к группе входов блока свер-тки по модулю два и к ин формационным входам вторых регистров сдвига группы, выходами подключенных ко вторым информационным входам соответствующих вторых сумматоров по модулю два группы, а установочными и управляющими входами - к управляющему и установочному входу генератора тестов соответственно. На фиг.1 изображена схема устройства; на фиг.2 и 3 - два канала проверяемого изделия при воздействии полезной информации. Устройство контроля многовыходных цифровых узлов содержит генератор 1 тестовых наборов, информационные выходы которого соединены со входами проверяемого узла 2. Каждый из выводов проверяемого узла 2 соединен с первым входом cyMf aTopa 4 по модулю два, установленного в этом канале.

ругие входы сумматора подключены к руппе выходов генератора. Выход суматора 4 по модулю два соединен с инормационным входом регистра 7 своего анала и с одним входом блока 5 сверти по модулю два. Выход блока 5 сверт- , и по модулю два соединен с первым входом сумматора 3 по модулю два, остальные входы которого подключены к .выходам регистра 6 сдвига, выход сумматора 3 по модулю два .соединен с информационным входом регистра б сдвига, выходы регистра 6 сдвига подключены ко вводам индикатора 8. Входы Начальная установка всех регистров объединены и подключены к выходу Иск генератора 1 тестов .5 Входы Сдвиг всех регистров объединены между собой и соединены с выходом Конец теста генератора 1 тестов ..

Устройство работает следующим об- 20 разом.

Работа начинается с подачи сигналов исходного состояния Исх генератором, по которым регистры 6 и 7 сдвига устанавливаются в начальное 25 состояние.

По сигналу Пуск генератор вьщает первый тест,который поступает на входы проверяемого изделия 2.

Ийформация с каждого вывода про- веряемОго изделия 2 поступает на вход сумматора 4 по модулю два, а с его выхода на вход регистра 7. Кроме этого, информация с выходов сумматоров 4 поступает на входы блока 5. Результат с выхода блока 5 поступает на сумматор 3, а с его выхода на вход регистра б. Запись результата первого теста производится по сигналу Конец теста с генератора 1. Информация записывается в первые разр;зды рехистров 7, а результат в первый разряд регистра б.

Затем геиератор 1 реализует второй тест. По сигналу Конец теста - второй знак информации с выводов проверяе- АС мого устройства записывается в первые, разряды регистров 7, а предыдущее значение информации, записанное в nepBbiix разрядах сдвигается во второй разряд. Одновременно осув ствляется -свертка по модулю два второго знака информации на блоке 5 и запись его в первый разряд регистра 6, а также значения первого знака информации во второй разряд и т.д.

В результате реализации всех тес- тов в каждом канале проверяемого изделия осуществляется сжатие последовательности сигналов на сумматорах 4 и регистрах 7. Блок 5 производит преобразование (n+m)последовательное- fQ тей сигналов в одну последовательность, которая сжимается на сигнатурном анализаторе (регистр б с сумм атором 3 по модулю два в -цепи обрат. ной связи). Результат контроля в 55

виде кода-сигнатуры индицируется на индикаторе 8.

Измеренное таким образом значение сигнатуры сравнивается теперь с эталонным значением, зафиксированным в технической документации на данное 1 изделие. Изделие признается годным в случае совпадения значений измеренной и эталонной сигнатур. В противном случае изделие бракуется.

Повьпиение полноты контроля достигается следукяцим образом.

При отсутствии регистров 7 и сумматоров 4 (как в известной схеме) в контролируемых каналах цифровые последовательности с выходов контролируемого изделия поступали непот средственно на входы блока 5, а далее, с ее выхода на сигнатурный анализатор (3,6) . При наличии ошибок в схеме, проявляющихся одновременно в двух каналах (или, в общем случае, в четном числе каналов), результат ВЫХОДНОЙ последовательности блока 5 не меняется, т.е. сигнатурный анализатор (3,6) не фиксировал в этом случае такого вида ошибки ни в дан-. ном такте, где произошла ошибка, ни в последугацих тактах.

Ошибки такого рода могут быть обнаружены в предлагаемом устройстве за счет включения в каждый из каналов проверяемого устройства регистра 7 сдвига с cyNHnaTopOM 4 в цепи обратной связи. Обнаружение ошибок, проявившихся в четном числе каналов, основано на запоминании этих ошибок в регистрах 7 и их обратном воздействии на входную информацию.

Пример .В два канала Проверяемого изделия вводят регистрл сдвига с сулвлаторами по модулю два в цепи обратной связи (фиг.2 и 3). Оба регистра четырехразрядные, обратные связи в регистре первого канала взйты с четвертого и третьего разрядов, а второго канала - с 4etBepToro и второго (т.е. обратные связи регистров описываются раэньАШ характёрис тическими многочленами: первый многочлен X +х +1, второй х +х°+1). Известно, что регистры сдвига с суналаторами по модулю два в цепи обратной связи являются линейными системами, поэтому к ним можно применить принцип суперпозиции, а именно рассматривать раздельно воздействие на вход системы полезной инфО1 мации и ошибки

На фиг.2 показано воздействие на эту линейную систему полезной информации: на входе первого канала информации 1011001, на входе второго канала 0100101. Пусть оба регистра до поступления информации были установлены в нулевое состояние (0000). Тогда информация на первом входе блока 5 трансформируется в 1010110, на втором входе - в Oi01100, а на ее выходе - в 1111010. Допустим, что в обоих каналах одновременно возник отказ в третьем знаке последовательности, т.е. на оба входа подействова ,ла ошибка типа 0010000. Тогда на основании принципа суперпозиции вход ную последовательность в первом кана ле можно рассматривать как 1001001 (фиг.3),входную последовательность на входе второго канала 0110101. Информация на первом входе блока 5 1000101, на вторсмл входе свертки 0110101, а на ее выходе 1110000. Сравним выходные последовательнос ти в первом и втором случаях 1111010 и 1110000. Эти последовательности начинают отличаться уже в четвертом знаке, следовательно, ошибка, возник шая в третьем такте последовательнос ти, проявляется в четвертом такте и будет обнаружена сигнатурным анализа торе. Таким овразотй, предлагаемое устройство позволяет повысить полноту контроля цифровьрс узлов за счет выявления отказов, проявляющихся одновременно в четном числе каналов. Ус тройство просто в эксплуатации и не требует привлечения высококвалифицированного персонсша. Формула изобретения Устройство для контроля многовыходных цифровых узлов, содержащее

-w генератор тестов, последовательно соединенные блок свертки по модулю два и первый сумматор по модулю два, выход которого подключен ко входу первого регистра сдвига, а группа информационных входов - к группе информационных выходов первого регистра сдвига, подключенных к группе входов индикатора, управляющий и установочный выходы генератора тестов подключены к- соответствующим входам первого регистра сдвига, отличающееся тем, что, с целью увеличения полноты контроля, устройство содержит группу регистров сдвига и группу сумматоров по модулю два, первые информационные яходы которцк являются группой инфО1ялациомных входов устройства, выходы подключены к группе входов блока свертки по модулю два и к информационтш входам вторых регистров сдвига группы, выxoдa ш подключенных ко вторьм информационным входам сумматоров по . модулю дв группы, а установочными и управляющими входами - к упрааляющему и установочному выходу генератора тестов соответственно. Источники информации, принятые во внимание при экспертизе 1. Электроника, 1977, 5, .23-33. 2.Авторское свидетельство СССР о заявке 2583436/18-24, л. G 06 f 11/04, 31.01.76 (прототип).

rffiono

Похожие патенты SU817721A1

название год авторы номер документа
Устройство для контроля логических узлов 1980
  • Николаев Елизар Ильич
  • Храпко Ефим Зиньделевич
SU890398A1
Устройство для контроля цифровых узлов 1983
  • Николаев Елизар Ильич
  • Титов Андрей Гельевич
  • Храпко Ефим Зиньделевич
SU1160417A1
Логическое запоминающее устройство 1986
  • Бородулин Владимир Алексеевич
  • Владимиров Евгений Евгеньевич
  • Давыдова Марина Генриховна
  • Куприянов Михаил Степанович
  • Смекалов Алексей Витальевич
SU1451772A1
Устройство для контроля цифровых блоков 1982
  • Барашенков Борис Викторович
SU1037261A1
Устройство для контроля монтажа 1984
  • Николаев Елизар Ильич
  • Храпко Ефим Зиньделевич
SU1211672A1
Устройство для контроля блоков постоянной памяти 1983
  • Самойлов Алексей Лаврентьевич
SU1104590A1
Устройство для контроля полупроводниковой памяти 1986
  • Лешукович Владимир Иосифович
  • Шац Анатолий Давидович
  • Анохин Юрий Владимирович
  • Дробышевский Юрий Михайлович
SU1432612A2
Устройство для контроля логических блоков 1980
  • Храпко Ефим Зиньделевич
  • Горохов Александр Викторович
SU902018A1
Устройство для контроля многовыходных цифровых узлов 1982
  • Тарасенко Александр Николаевич
SU1019454A1
Устройство для контроля цифровых блоков 1978
  • Горохов Александр Викторович
SU706849A1

Иллюстрации к изобретению SU 817 721 A1

Реферат патента 1981 года Устройство для контроля многовы-ХОдНыХ цифРОВыХ узлОВ

Формула изобретения SU 817 721 A1

SU 817 721 A1

Авторы

Николаев Елизар Ильич

Щербаков Николай Сергеевич

Храпко Ефим Зинделевич

Даты

1981-03-30Публикация

1979-05-25Подача