Аналого-цифровой преобразовательпОРАзРядНОгО уРАВНОВЕшиВАНия Советский патент 1981 года по МПК H03K13/17 

Изобретение относится кэлектроизмерительной и вычислительной технике. Известен аналого-цифровой преобразователь (АЦП), который содержит распределитель, преобразователь кода в напряжение, блок контрольного напряжения, аналоговый сумматор, аналоговый вычитатель, три сравнивающих блока и логический узел. В этом АЦП для выбранного разряда с помощью контрольного напряжения задается некоторый интервал допустимых значений напряжений относительно компенсирующего напряжения 1. Если в момент сравнения выбранного разряда измеряемое напряжение находится вне указанного интервала, то производится коррекция определенного кода. Однако известный АЦП не позволяет осуществлять коррекцию в каждо такте преобразования, что препятствует увеличению его быстродействия. Известен также аналого-цифровой преобразователь поразрядного уравновещквания, содержащий тактовый генератор, распределитель, регистр, первый преобразователь кода в напряжение, второй преобразователь кода в напряжение, аналоговый сумматор, два сравнивающих блока и логический блок, причем на первые входы сравнивающих блоков подключается измеряемое напряжение, выходы сравнивающих блоков подключены к входам логического блока, на вторые входы первого сравнивающего блока и аналогового сумматора заведен выход с первого преобразователя кода в напряжение, выход аналогового сумматора подключен ко второму входу второго сравнивающего блока, а первый вход соединен с выходом второго преобразователя кода в напряжение, входы которого соединейы с выходами младших разрядов распределителя. В этом преобразователе за счет выработки для младщих разрядов контрольных напряжений и задания их относительно компенсирующего напряжения осуществляется контроль за величиной динамических погрешностей, возникающих при изменении измеряемого напряжения и при необходимости коррекции результата преобразования 2. 38 Однако возможности увеличения быстродействия у известного преобразователя ограничены поскольку компенсация динамических погрешностей, возникающих при уменьшении длительности тактов, осуществляется недостаточно эффективно ввиду роста влияния переходных процессов установления самих контрольных напряжений. Цель изобретения - увеличение быстродействия аналого-цифрового преобразователя пораз рядного уравновешивания.. Поставленная цель достигается тем, что в аналого-цифровой преобразователь поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со входом распределителя, первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом первого блока сравнения, второй вход которого подключен ко входной шине аналогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, введен генерато экспоненциального сигнала, вход которого соединен со BTOpbiM выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения. На чертеже представлена блок-схема аналог цифрового преобразователя-поразрядного уравновешивания. Преобразователь содержит тактовый генератор 1, распределитель 2, логический блок 3, сумматор 4, цифроаналоговый преобразователь первый сравнивающий блок 6, второй сравнива ющий блок .7, аналоговый сумматор 8 и генер тор 9 экспоненциального сигнала. Длительность TaKtoB уравновешивания анал го-цифрового преобразователя в основном опр деляется временем установления до уровня по грешности компенсирующего сигнала. Переходный процесс установления компенсирующего сигнала описывается уравнением AU(t) AUoCVe- /)...,(1) где AU(t) - текущее и ДУо заданное приращение компенсируюЩего сигнала; t- текущее время переходного процесса; т- постоянная времени установления компенсирующего напряжения. Заданная допустимая, величина погреиюости и; о; для каждого разряда пропорциональна веу соответствующего, разряда, т.е. и. и,. где и. - вес старшего разряда; заданный коэффициент пропорциональности, обычно i - номер разряда. Поскольку анализ результатов уравновешивания осуществляется в конце тактов через равные интервалы времени Т, то можно задать такое TO для экспоненты. U(t) U.,.(3) чтобы она проходила через точки дискретной функции Цц-. Приравнивая выражения 2 и 3 и считая t IT,(4) находим и,-К-2 Ui- К.(5) TO Т Ig e/lg 2 1,44,(6) где Т - длительность такта уравновешивания. Следовательно, для осуществления параллельной коррекции можно задать область допустимого изменения компенсирующего напряжения, ограниченную входным сигналом и экспоненциальным сигналом, затухающим по отношению к входному сигналу о постоянной времени TO 1, 44 Т. Аналого-цифровой преобразователь поразрядного уравновешивания работает следующим образом. .По сигналу Пуск производится установка преобразователя в исходное состояние. Затем производится преобразование измеряемого напряжейия DX по принципу поразрядного уравновешивания и при необходимости в каждом такте производится параллельная во времеш коррекция кодового эквивалента. Контрольное напряжение Ug на выходе генератора 9 экспоненциального сигнала в процессе уравновешивания затухает по экспоненте по отношению к измеряемому сигналу и принимает значение в конце каждого такта, равное весу эталонного напряжения текущего разряда. Если в i-OM такте уравновешивания компенсирующее напряжение Uj,.; находится в области, ограниченной сигналами U х и Ux + Ug, где Uei - значение кoнтpoльнofo напряжения в конце i-ro такта уравновешивания, то срав- , нивающие блоки 6 и 7 выдают сигналы соответственно Г и О. По этим сигналам логический блок 3 осуществляет сброс в О i-ый разряд и производит установку в 1 следующий i + 1 . младший разряд сумматора 4. Если в конце i-ro такта уравновешивания имеют место неравенства Uy, и + Ug, то оба сравнивающих устройства 6 и 7 выдают сигналы 1, по которым логическое устройство 3 одновременно с блокировкой сброса i-ro разряда осуществляет прибавление к нему 1 и устанавливает в 1 следуюлщй 1+1 младший разряд. Г1сли в конце i-io такта уравновешивания имеют место неравенства (Jf U и Ц,,- U..4 + . то срабатывающие устройства 6 и 7 вы дают сигналы X), по которым логическое уст ройство 3 одновременно со Сбросом в О i-ro и установкой в 1 i+I разряда осуществляет вычитание 1 из i-ro разряда. Таким образом, если погрещность преобразования превысит допустимый предел, устанавливаемый контрольным напряжением для каждого разряда, то осуществляется коррекция результата уравновешивания. Скорость изменения контрольного и измеряемого напряжений имеет небольшое значение по сравнению со скачкообразными приращениями компенсирующего напряжения, поэтому сигнал, формируемый на выходе аналогового сумматора, имеет ничто Кную динамическую погрешность, что способствует увеличению точности оценки компенсирующего напряжения. Во избежание переполнения сумматор содержит схемы ограничения от положительного и отрицательного переполнений. В первом такте коррекция не производится, поскольку установка в 1 и прибавление 1 к первому раз ряду а также вычитание 1 после сброса пер вого разряда в О приведет к переполнению сумматора. Поэтому генератор экспоненциального сигнала может включаться в работу в конце второго такта, а значение контрольного напряжения в этот момент на его выходе должно быть равным весу эталона второго разряда При недостаточной точности отработки конт рольного экспоненциального сигнала сохранение заданной точности достигается соответствующим увеличением длительности тактов преобразования. Использование предлагаемого генератора поненциального сигнала для задания допустимой относительно входного напряжения области отклЪнения компенсирующего напряжения позволяет осуществлять коррекцию процесса уравновещивания для всех, кроме первого, разрядов и тем самым значительно сократить длительность тактов и время преобразования. Формула изобретения Аналого-цифровой преобразователв поразрядного уравновешивания, содержащий тактовый генератор, выход которого соединен со входом распределителя, первый выход которого соединен с первым входом логического блока, выход которого через сумматор и цифроаналоговый преобразователь соединен с первым входом первого блока сравнения, второй вход которого подключен ко входной шине а 1алогового сигнала, а выход соединен со вторым входом логического блока, третий вход которого соединен с выходом второго блока сравнения, первый вход которого соединен с выходом аналогового сумматора, отличающийся тем, что, с целью увеличения быстродействия, введен генератор экспоненциального сигнала, вход которого соединен со вторым выходом распределителя, а выход соединен с первым входом аналогового сумматора, второй вход которого соединен с входной шиной аналогового сигнала, при этом выход цифроаналогового преобразователя соединен со вторым входом второго блока сравнения. Источники информации, принятые во внимание при экспертизе 1.Островерхов В. В. Динамические погрешности аналого-цифровых преобразователей. Л., Энергия, 1975. 2.Авторское свидетельство СССР N 324705, кл. Н 03 К 13/17, 08.06.70.