Обратимый п-разрядный сумматор Советский патент 1981 года по МПК G06F7/50 

Обратимый разрядный сумглатор относится к вычислительной технике и может использоваться в устройствах, -предназначенных для автоматизации экспериментов,, в частности в таких случаях, когда объект исследования описывается некоторой системой уравнений и определяются внешние воздействия, которым подвергается объект исследования. Известно устройство для суммирования (.обратиислй сумматор )г используемое для нахождения -сум-пл дйух сла гаемых, а также для нахождения одного из слагаемых, когда известна сумма и второе слагаемое. Оно состоит и трех одноразрядных сумматоров собран ных на операционных усилителях, каждый из которых отрабатывает результат на соответствующую пару полюсов ll. Недостатком устройства является сложность функционирования из-за необходимости представления информации в парафазном поле и ограниченные фун циональные возможности. Наиболее близким к предлагаемому по технической сущности является уст ройство для суммирования, содержащее комбинационный п-разрядный сумматор и для обеспече11ия обратимости - элементы НЕ, 2 сумматоров по модулю 2 , т.е. по два сумматора в каждом разряде, первые входы которых подключены к первой входной шине слагаемых и к выходу второго инвертора своего разряда. Инверсные выходы полусумматоров каждой пары подключены соответственно к третьей и четвертой входным шинам слагаемых и через соответствующие инверторы соединены соответственно с пятой и шестой входными шинами слагаемых, со вторыми входами своих полусумматоров и соответствующими входами комбинационного п-разрядноrd сумматора, выхода которого соединены поразрядно с -третьими входами полусумматоров и со входами второго элемента НЕ 2. . Недостатком устройства является низкая устойчивость работы, обусловленная в первую очередь циклическим переносом из старшего разряда в младший, а также наличием замкнутых- контуров в каждом разряде, организованных из последовательно соединенных инверторов, необратимого сумматора и сумматора по модулю. Кроме того, к недостаткам устройства относятся сложность функционирования из-за

необходимости задания информации в истинных значениях и ее отрицаниях, а также представления положительных чисел в прямом коде, а.отрицательныхв обратном.

Цель изобретения - увеличение устойчивости работы, устранение циклического переноса, обеспечение представления чисел в натуральном виде (положительшлх и отрицательных - в прямом коде) и Функционирование обратимого п-разрядного сумматора в однофазном коде.

Поставленная цель достигается тем, что обратимый п-разрядный сумматор, содержащий п-раэрядный сумматор и 2 сумматоров по модулю два, выполнено таким образом, что в i-и разряд обратимого п-разрядного суьшатора (,2, .,.,п) введены два сумматора по модулю два, три элемента задержки и два элемента. И, выходы которых соединены с первыми входами первого и второго сумматоров по модулю два последующего ( Н-1)-го разряда (i+l«n), вторые входы первого и второго- cyi iaторов по модулю два подключены к выходам соответственно первого и второго элементов задержки, .причем входные шины первого и второго слагаемых подключены ко вторым входам соответственно первого и второго сумматоров по модулю два и к первым и вторым входам сумматора, входы первого и второго элементе задержки подключены соответственно к выходам третьего и четвертого сумматоров по модулю два и к первым входам первого и второго элементов И, вторые входы которых подключены к выходам соответственно первого и второго сумматоров по модулю двй и первым входам третьего и четвертого сумматоров по модулю два, вторые входы которых соединены с выходной шиной .суммы обратимого п-разрядного сумматора и с выходом третьего элемента задержки, вход которого соединен с третьим входом суммы i-ro сумматора, выход переноса которого соединен е третьим входом (i+l)-ro сумматора (i+l«n).

На чертеже представлена схема обратимого сумматора для случая, когда -информация представлена п-3 двоичными разрядами. Обратимый п-разрядный сумматор содержит п необрати1 ых одноразрядных сумматоров 1, 4 п сумматоров 2 по модулю ;рва, Зп элементов задержки 3 и 2п элементов И 4. Шлход суммы одноразрядного сумматора 1 каждого разряда соединен через третий элемент 3 задержки с полюсом сумма и первыми входами вторых сумматоров 2 по модулю два , вторые входы которых соединены с выходами соответствующих первых сумматоров 2 по модулю два и первыми входами соответствующих элементов И 4, вторые входы которых подсоединены к выходам вторых сумматоров 2 по модулю два и через первый или второй элемент задержки - к полюсам слагаемых одноразрядных сумматоров 1 и первы.м входам соответствующих первых сумматоров 2 по модулю два. Выходы элементов И 4 каждого разряда соеди.нены со вторыми входами соответствующих первых сумматоров по модулю два последующего разряда.

Выход переноса каждого одноразрядного сумматора 1 подключен к третьему входу последующего разряда одноразрядного сумматора 1.Работу обратимого п-разрядного сумматора поясним на примере определения S первой и второй разрядностей чисел S, а, Ь, представленных в разрядной форме

При этом в обратимом п-разрядном сумматоре сумма реализуется на необратимых одноразрядных сумматорах 1, а эффект обратимости организуется с помощью применения в каждом разряде четырех сумматоров 2 по модулю два, двух элементов и 4 и трех элементов. задержки 3 При подаче слагаемых векторов а и b на соответствующие полюсы слагаемых обратимого сумматора и после окончания переходного процесса на выходах сумм одноразрядных сумматоров 1 образуется значение вектор а S, -значение каждого i-ro S разряда которого подается через элемент 3 задержки на. первые входы вторых сумматоров 2 по модулю два, на выходах . которых образуются эна.чения соответ ствующих разрядов а, Ь векторов а и ЬПри подаче вычитаемого S на полюсы, куда подается сумма, и вычитателя а на полюсы, куда подается слагаемое, после окончания переходного процесса на выходах соответствующих вторых сумматоров 2 по модулю два обратимого сумматора образуется в.еличина б, значение i-x разрядов Ь которой через элемент 3 задержки подается на входы одноразрядных сумматоров 1 и первые входы соответствующих сумматоров 2 по модулю два. На выходах сумм одноразрядных сумматоров 1 и выходах вторых сумматоров 2 по модулю два образуются соответственно S и а. При подаче вычитаемо-, го S и вычитателя Ь на полюсы сумм и слагаемого обратимого сумматора после окончания переходного процесса в последнем на выходах соответствующих вторых сумматоров 2 по модулю два образуется значение вектоV

значения «-Х разрядов а котора а,

рого через элемент 3 задержки подаются «а входы одноразрядных сумма. торов 1 и.первые входы соответствующих первых сумматоров 2 по модулю два,- На выходах суглм одноразрядных сум маторов 1 и выходах соответствующих вторых сумматоров по МОДУЛЮ два образуются соответственно и о. Эффект обратимости в обратимом сумматоре достигается путем моделирования в каждом разряде устройства систекы логических уравнений )-® p- aVNbV aV-, sj-., , . где (+) - знак, обозначающий оп рацию сложения по моду . лю два; Р ,L . F - значение переноса в1-й разряд, ,2. ....п. Использование элементов задержки элементов И и сумматоров по модулю два, а также введение новых связей между ними, отличает предлагаемое устройство от известного, так как уп рощается его функционирование из-за того, что информация задается не в истинных и инверсных значениях, как в известном, а только в истинных. В силу выражения (1), положенного в ос нову функционирования устройства сложение и вычитание реализуется в прямых кодах, нет необходимости обра щать код отрицательных чисел (вычита теля) в обратнь1й, увеличивается устойчивость работы благодаря тому, что в предлагаемом устройстве нет ци лического переноса из старшего разряда в младший, а также нет замкнутых контуров в каждом разряде из-за введения в Соо.тветствии с (1) значений переноса 1, Г в -й разряд. Кроме того, в устройстве, вследствие замены в каждом разряде шести элементов НЕ тремя пассивными элеме тами задержки, которые могут быть вы полненЕЛ на катушках индуктивности, увеличивается - надежность его работы Формула изобретения Обратимый п-.разрядный сумматор, содержащий п-разрядный сумматор и 2 сумматоров по модулю два, отличающий с я тем, что, с целью : увеличения устойчивости работы, устранения циклического переноса, представления чисел в натурашьном виде и функционирования в однофазном коде в i-й разряд обратимого п-разрядного сумматора (, 2, ..., п) введены два сумматора по модулю два, три элемента задержки и два элемента И, выходу которйх соединены с первыми входами первого и второго сумматоров по модулю два последующего (i+l)-ro разрядов (), вторые входы первого и второго сумматоров по модулю два подключены .к выходам соответственно первого и второго элементов задержки, причем входные шины первого и второго слагаег ых подключены ко вторым входам соответственно первого и второго сумматоров по модулю два и к первым и вторым входам сумматора, входы первого и второго элементов задержки под- ключены соответственно к выходам третьего и четвертого сумматоров по МОДУЛЮ два и к первым входам первого и второго элементов И, вторые входы которых подключены к выходам соответственно первого и второго сумматоров rio модулю два и первым входам третьего и четвертого сумматоров по модулю 2, вторые входы которых соединены с выходной шиной суммы обратимого п-разрядного сумматора и с выходом третьего элемента задержки, вход которого соединен с выходом суммы i-го-сумматора, выход переноса которого соединен с третьим вхо.дом (i+l)r-ro сумматора (i+lign). Источники информации, принятые .во внимание при экспертизе 1.Математическое моделирование и теория э/.ектрических целей. Сборник трудов. Вып. 11. Киев, Наукова думка, 1973, с. 8-12. 2.Авторское свидетельство СССР 514293, кл. G Об F 7/50, 1976 (прототип).