Умножитель частоты следования периодических импульсов Советский патент 1983 года по МПК G06F7/52 

ИзоЪ6)€Теййе относится к области автрМатй сЙ и люжет быть испольэовайо В уьтройстбах обработки информации Иэвестмо устройств для умножения частр ы; содержащее генератор тактоtbJX импульсов делители частоты, счётчики импульсов, регистр, блок еравНения кодов, триггер, элементы И и ИЛИ TI Недостатком известного устройства : является еГо йиэкай точность Наиболее близким по технической сущности к предлагаемому является устройство, содержащее генератор xak товых импульсов, первый и второй элементы И, блок сравнения кодов первьай, второй и третий регистры,сум матор, блок синз{ронизации, первый и второй делители частоты, триггер, элементы ИЛИ, первый счетчик импульсов и счетчик импульсов, первый вход которого соединен с первыми входами первого регистра, регистра и первого делителя частоты, второй вход. - с первым выходом перйо го делителя частоты, а выход - с вТо рым входом первого регистра, выход которого соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом Первого счетчика импульсов, а выход - с входом первого счетчика ймпуль сов, второй вход которого соединен с выходом первого элемента И, первый вход которого соединен с первым ёходом блока синхронизации, вторым входом первого делителя частоты и выХодом генератора тактовых импульсов, а второй вход - с выходом блока синхронизации, второй вход КОТОРОГО сое. динен с первым входом третьего регистра, второй вход которого соединё с третьим вхйдом первого счетчика Им пульсов, первым входом второго счетчика импульсов и первыми входами вто рого делителя .частоты, триггера И элемента ИЛИ, а информационные входы третьего.регистра соединены с выхода ми сумматора, а выход - с первым ВХО дом cyMN aTopa, выход которого соеди. нен с третьим входом блоКа синхронизации, а второй вход - с выходом BTo . рого регистра, второй вход которого соединен с вторым выходом первого дё литеЛя частоты, причем выход блока сравнения кодов соединен с первым входом третьего .регистра, первым йхо дом второго элемента И и вторым входом второго делителя частоты, выход которого соединен с входом триггера, выхоД которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ С2 3Недостатком известного умножителя частоты является низкая точность усТ ройства, связанная с ограниченной точностью измерения периода входной частоты , так как частота на выходе устройства равна частоте опорного генератора, деленной на приближенный код периода входного сигнала. Цель изобретения - повышение точНости умножения частоты, Поставленная цель достигается тем, что в умножитель частоты следования периодических импульсов, содерж ий генератор тактовых импуль сов первый и второй элементы И, блок сравнения кодов, первый, второй и третий .регистры, сумматор, блок синхронизации, первый и второй дели тёлй частоты, триггер, элемент ИЛИ, первый счетчик импульсов и второй счетчик импульсов, первый вход которого соединен с первыми входами первого регистра, второго регистра и первого делителя частоты, вторбй вход - с первым выходом первого делителя частоты, а вЫход - с вторым входом первого регистра, внхоД которого соединен с первым входим блока сравнения кодов, второй вход которого соединен с выходом первого счетчика импульсов, а выход - с первым входом первого счетчика импульсоа, второй вход которого соединен с выходом первого элемента И, первый вход которого соеДинеи с первым входом блока синхронизации, вторым входом первого делителя частоты и выходом генератора тактовых импульсов, а второй вход - с выходом бЛока синхронизации, второй вход которого соединен с первым входом третьегчэ регистра, второй вход которого соединен с третьим входом первого счетчика импульсов И первыми входами второго Делителя Частоты, триггера и элемента ИЛИ, а информационные Входы третьего регистра соединены с сумматора t а выход С первым входом cyi матора, выход Которого .соединен с третьим входом блока, синхронизации,а второй вход с выходом ВТОРОГО регистра второй вход которого соединен с вТорыМ выходом первого делителя частоты,. Причем 1ход блола сравнения коДов соединен с первым входоМ Третьего регистра, первым входом второго элемента И и вторым входом второго делителя частоты, выход которого соединен с вторым входом триггера, Выход которого соединен с вторым входом второго элемента И, выход которого соединен с вторым входом элемента-ИЛИ, введейы Допол(1Ительный делитель частоты и блок привязки, первый Bxojct которого соединен с выхоЙОМ генератора тактовых импульсов, . второй вkoд - с входной шиной, а выход - с третьим входом первого счетчика импульсов и с входом дополнительного делителя частоты, выход которого сре;шнеи с первым входом второгосчетчика импульсов. На Чертеже показана струк урная схема умножителя 1астоты следований периодических импульсов Устройство содержит гене| атор 1 тактошх импульсов, первый делитель 2 частоты, первый счетчик 3 импульсов| первмй регис & 4, блок 5 сравнения кодоб, второй счетчик,в импуйь сов первый элемент И 7, второй деякчепь 8 часготы, триггер 9, элемент 10 «ЛИ, .элемент НИ, блок 12 синхронизации,.сумматор 13, второ (регистр 14, третий регистр 15 блок 16 .привйЗкн, содержащий, HanpHNpp, пepвый и второй 2)-триггеры 17-1 17-2.и элемент 18 ИСКЛЮЧАКадЕЕ ИЛИ, и дойолнйтейьнйй Делитель 19 астотал. Умножитель- частоты следований периодических ймпуйьсов рав-отает следупщи образом, , Тактовые импульсы периода Т.. с выхода генератора 1 поступают через делитель 2 с коэффициентом деления NjsK где к равно требуемому коэффзи11Я ейту уи аожекия умнсвкителя, а NQчисло периодов входного сигнала, дяя которых определяется среднее эйачейие кода периода, на вход счетчика б Спустя Промежуток времени, равный :четчике б и fe делителе 2 целая и дровная частя о деления количества Н импульсов,.пост tlHBEimx на вход делителя 2, на коэффи циент NO к.. По окончании первых Ng перио й умножаемой частоты результат иэ Теля 2 переносится в регистр 14, а . из с етчйка б - в регистр 4. В этй1г же момент времени обнуляются делител 2 6. В течение следукйдах NQ периодов умножаемой частотц счетчик б считает аналогично, реэультй записанной в регис тре 4, ср внйдает-; ся посредством блока 5 с текуицЫ зйй чением числа импульсов, сосчнташШ счетчийов 3, fi MONfeHT совпадения дов на йходак блока 5 на его формируется сигнал, который сбрайл эет йчетчик 3 и через элемент 11 и элемен 10 проходит на вы 4одаз о Шйяу умножителя. Если при этом элемей в течение всего период уМйо .жаемой Частоты, то иМпуЯьсы на йУХд де блока появляются через йнферйш& Lpe HH-JM |T,, - Be, Лая ас±ь отношения. в результате йй выходной lafeHe устройства 1-й импульс появляется с опережением (ошибкой ) на время Д гОр.Ъ 4, if и чi V. oj 1Шдробная часть-отношений Умень1яение ошибки при работе устройсТ1эа происходит слёдукя)Им образом.. Код дМ остатка от деления N на КМ,, с выхода регистра -14 поступает на пермий вход сумматора 13. По пост-уплений первого импульса с Выхода блока 5 этот код с суквчатора 13 переп« аа1вается и ;регистр 15 не выхода регистра 15 подается на второй вход сумматора 13. Таким образом в течение периода умножаемой частоты сумматором 13 прЪизводйхся сложение сстатков причём результат увеличивается на дМ с приходом каждого импульса с выхода блока 5. Если текущее-значение остатков равно или превышает число НцК, то а а выходе старшего разряда сумматора 13 формируется сигнал логической единщил. Этот сигнал с выхода сумматора 13 поступает на информационный вход блока 12, п1 иведенного в исходное состояние импульсом с блока 5 и управляемого импульсами генератора 1. Влок 12 внрабативаеТ импульс длительностью Т, который закрывает на время TQ элеVeiiT 7, э апрещай прозюжденйе На вход I счетчика 3 одного импульеа с выхода генератора 1, Таким образом осущестйляехся коррекций временного положе-,. ния 1 мпуЛьсов. при такс методе коррекций погрейноет ь за счет коррекции не преилиает рериода Тр опорного генератора. Для синхронизации и привязки последнего выходного импульса к концу периода .умножаемой частоты импульсы с выхода блока 5 постуПащ-, на счетный вход делителя 8 с крэффицйчевТом деления. К. jjfecnH Hd с етный вход делителя 8 успело поступить К импульсов а период умножаемой евде не окончился, Сигнал с выхода делители 8 закрь ёает через триггер 9 элемеат11 н npeKpatnaeT подачу иМПУльсов на вшсодну1о шину умно ифеля. В начале каждого периода входного Сигнала На выход блока 16 пропускаетйй Один импульс гченератефа 1, Это импульс проходит иа вход устройства через элемент 10, обнулйёт счетчик 3t делитель 8 триггер 9 и регистр 15. Обнуление регистра 15 щэиводит к Toivly, что процесс Отчислений суммы остатков в начале каждого периода входного сигнала начинается; заново. ДеЛйталь 19 делит частоту сигнала на выходе блока 1б На Ng раз, т.-е. на выходе делителя 19 импульч:, записыва кюий информацию в. регистры 14 и 4 и обнуляющий счетчик 3 и делитель 2, вырабатывается через вренадйи NO-TBX Таким образом, увеличивая число периодов усреднения входного сигнала, Мржно получать погрешность у строй ст-йа/сколько угодно близкую к т,,,в то вреШ к&к в прототипе она достигает 2 %

УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ ИМПУЛЬСОВ, содержащий генератор тактовых импульсов, первый и второй элементы И, блок Сравнения кодов, первый, второй и третий регистр, сумматор, блок синхронизации первый и втррой делителл частоты, триггер, элементы ИЛИ, первый счётчик импульсгоя и второй счетчик импульсов, первый вход которого соедннен с первыми входами пёрyoftj регистра, второго регистра и первого делителя частоты, второй ЭхОД - с первым выхсдом первого делит еяя частоты, а выход - с вто1жам входом первого регистра, выход котороfo соединен с первъйи входом блока сравнения кодов, второй вход которого соединен с выходом перього счетчика имhyльc|fЬ, а выход - с первым входом пёрвог( счётчика импульсов, второй вход которого соединен с выходом первого элемента И, первый вход которого Соединен с первым входом блока синхронизации, вторым входом первого делителя частоты и выходом генератора . тактовых.-ймпульсоб, а второй вход с выходом блока синхронизации,, второй вход которого соединен с первым входом третьего регистра, второй вход которого соединен с третьим входом первого счетчика импульсов и первыми входами второго делителя частоты, триггера и элемента ИЛИ, а информационные входы третьего регистра соединены с выходами сумматора, а выход -. с первым входом сумматора, выход которого соединен с трет.ьим входом блока синхронизации, а второй вход - с выходом второгорегистра, второй вход которого соединен с вторым выходом первого дедителя частоты, причем выход блока сравнения кодов соединен с первым входом третьего регистра, первым входом второго элемента И и вто(Л рым входом гторого делителя частоты выход которого соединен с вторым входом триггера, выход которого соединен с вторым входом второго элемента И, выход которого соединен с вто- s рам входом элемента ИЛИ, отличающийся тем, что, с целью повышения точности умножения, в него введены дополнительный делитель частоты и блок привязки, первый вход которого соединен с выходом генерато ра тактовых имтульсов, второй вход с входной шиной, а выход - с третьим входом первого счетчика импульсов и с входом дополнительного делителя частоты, выход которого соединен с Первым входом второго счетчика им;пульсрв.