Устройство для испытания логичес-КиХ блОКОВ Советский патент 1981 года по МПК G06F11/22 

(54) УСТРОЙСТВО ДЛЯ ИСПЫТАНИЙ ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относится к вычислительной технике и может быть использовано для испытаний логических блоков других электронных устройств. Известно устройство, содержащее генератор, распределитель, блок адресации, группу сумматоров, элементы И, генератор случайных напряжений 1 . Недостатки известного устройства низкая точность и быстродействие. Наиболее близким к предлагаемому является устройство, содержащее триг гер, два элемента И, первый счетчик адреса, память, коммутатор, генератор 2. Недостатком изв,естного устройства является невозможность определения, области работоспособности испытуемого блока. Цель изобретения -расширение функциональных возможностей за счет определения области устойчивой работы. Поставленная цель достигается тем что в устройство для испытаний логических блоков, содержащее триггер., два элемента И, первый счетчик адре.са, память, коммутатор, генератор синхроимпульсов ,причем выходы триггера соединены соответственно с первыми входами первого и второго элементов И, первый выход первого счетчика адреса соединен с первым входом памяти, блок питания, введены группа формирователей Случайных помех, . второй счетчик адреса, группа сумматоров по модулю 2, группа суммирующих усилителей, элемент ИЛИ, элемент задержки, причем первый вход устройства соединен с вторыми входами элементов И, выход первого элемента И соединен с первыми входами коммутатора и элемента ИЛИ и вторым входом памяти, выход которой соединен с первыми входами суммирующих усилителей .группы и первой группой выходов устройства, выход второго элемента И соединен с вторым входом коммутатора, первым входом второго счетчика адреса и первыми входами формирователей случайных помех группы,вторые входы которых соединены с выходом генератора синхроимпульсов, вторым входом элемента ИЛИ и через элемент задержки - с первым выходом устройства, выход элемента ИЛИ соединен с входом первого счетчика адреса, второй выход которого соединен с входом триггера, второй вход устройства соединён с третьим входом коммутатора, первый выход которого соединен с третьими входами формирователей случайных помех группы, выходы которых и выходы блока питания через соответствующие суммирукцие усилители pyппы соединены с второй группой вы ходов устройства, первая и. вторая группа входов устройства через сумтматоры по модулю две группы соедиь ены с вторым выходом устройства, первый выход второго счетчика адреса соединен с четвертыми входами фомирователей случайных помех группы, вторьае выходы коммутатора и второго счетчика адреса соединены соответ- ственно с третьим входом памяти и вх дом генератора синхроимпульсов. Кроме того, каждый формирователь случайных помех содержит генератор тактовых импульсов, генератор случай ных чисел, коммутатор,. две памяти, регистр,, реверсивный счетчик, группу элементов И, элемент НЕ, цифроаналоговый преобразователь, причем первый вход формирователя соединен с первыми входами памятей, вторые входы которых соединены с третьим входом формирователя, второй вход которого соединен с первьлми входами генератора случайных чисел, коммута тора и реверсивного счетчика, второй вход которого соединен с выходом ге нератора тактовых импульсов, выход генератора случайных чисел соединен с вторьом входом коммутатора, выход которого соединен с третьими входами памятей, выход первой памяти чер регистр соединен с первыми входами элементов И группы, выход второй памяти через последовательно соединенные реверсивный счетчик, элемент НЕ и элементы И группы соединен с входами цифроаналогового преобразователя, выход которого соединен с в ходом формирователя, четвертый вход которого соединен с третьим входом коммута;тора. На фиг„ 1 представлена блок-схем предлагаемого устройства; на фиг. 2 го же формирователя. Устройство содержит блок 1 управ ления, триггер 2, элементы И 3 и 4, элемент ИЛИ 5, счетчики б и 7 адрес память 8, коммутатор 9, генератор .1 синхроимпульсов, блок 11 питания, группа формирователей 12 случайных помех, группа суммирующих усилителей 13, группа сумматоров 14 по мод лм два, испытуемый и эталонный блок 15 и 16. В качестве блока 1. может быть ис пользована управляющая вычислительная машина. Формирователь 12 содержит генера тор 7 случайных чисел, генератор 18 тактовых импульсов, коммутатор 19, памяти 20 и 21, регистр 22, реверивный счетчик 23, элемент lib 24, руппа элементов И 25, цифроаналогоый преобразователь 26, Устройство работает следующим обазом. Сигнал начальной установки устаавливает триггер.2 в единичное сотояние, а счетчики 6 и 7 - в нулеoe состояние. После этого по сигналам блока 1 выполняется -передача тестовых комбинаций в память 8 и данных о статистических характеристик случайных помех в формирователи 12. Сигнал проходит через элемнт И 3 и разрешает прохождение информации на коммутатор. 9. Кроме того, сигнал проходит через элемент ИЛИ 5, поступает в -счетчик б и устанавливает этот счетчик в состояние 00...01. С выхода счетчика б код адреса поступает в память 8 и разрешает запись информации через коммутатор 9 в память. 8, в ячейку с адресом 00...01. После этого передается вторая тестовая комбинация и т.д. Таким образом осуществляется запись в память 8 остальных тестовых комбинаций входных сигналов. При передаче последней тестовой комбинации синхроимпульс переводит счетчик б из со.стояния 11... 11 в состояние 00... О . Информационное слов.о, пришедшее в память 8, записывается в ячейку с адресом 00... О. Единичный сигнал со счетчика б поступает на триггер 2 и устанавливает его в нулевое состояние. Тем самым разрешается прохождение синхроимпульсов из блока 1 через элемент И 4 и запрещается их прохождение через элемент И 3. Сигнал через элемент И ,4 поступает на коммутатор 9. Кроме того, синхроимпульс: поступает на счетчик 7 и переводит его в состояние 00...01. Таким образом на формирователи 12 поступает информационное слово, причем первый сегмент длиной 2 разрядов поступает в первый формирователь 12 группы, второй сегмент поступает во второй форм.ирователь 12 и т.д. Адрес поступает в коммутатор 19 и передается, в памяти 20 и 21, и сегмент информационного слова, по ступивший на формирователь, передается в виде полусегментов в них, т.е. в память 20 поступают старшие S/2 разрядов, а в память 21 поступают младшие t/2 разрядов сегмента. Запись последующих информационных слов в формирователи 12 осуществляется так же, как запись первого информационного слова по возрастающим адресата. При передаче последнего информационноро слова синхроимпульс через элемент И 4 переводит счетчик 7 из состояния 11...11 в состояние 00...00, Данные записываются в ячейки с сщресом 00...О. Единичный сигнал со счетчика 7 поступает в генератор 10 и запускает его. На этом заканчивается этап ввода исходных данных и начинается этап испытаний.

Тактовый импульс из генератора 10 поступает через, элемент ИЛИ 5 в счетчик 6, который переходит из состояния 00...00 в состояние 00...01. При поступлении кода адреса в память 8 осуществляется считывание информации из ячейки с адресом 00...01. Считанная информация передается в суммирующие усилители 13 и на входы эталонного логического блока 16. Одновременно со считыванием тестовой комбинации из памяти 8 осуществляется формирование случайных помех группой формирователей 12.

Формирователь работает следующим образом.

поступлении тактового импульса на .вход генератора 17 последний формирует код равновероятного двоичного числа. Кроме того, тактовый импульс поступает на коммутатор 19, разрешая прохождение кода с генератора 17 в памяти 20 и 21. В памяти 20 хранятся коды длительностей С импульсов помех, а в памяти 21 хранятся коды амплитуд А импульсов помех, записанные в соответствии с заданной двумерной функцией распределения вероятностей F (А,Т). Код длительности импульса помехи из памяти 20 поступает на вход реверсивного счетчика 23 и фиксируется в нем. Код амплитуды импульса помехи из памяти поступает в регистр 22. С выхода регистра 22 этот код проходит через элементы И 25 на преобразователь 26 и преобразуется в соответствующее напряжение. Напряжение на выходе преобразователя 26 присутствует до тех пор, пока реверсивный счетчик 23, работающий на вычитание, не установится в нулевое состояние импульсами, поступающими на его вход с выхода генератора 18. При этом на выходе реверсивного счетчика 23 вырабатывается единичный сигнал, дальнейший счет запрещается.

На выходе элемента НЕ 24 формируется нулевой сигнал, запрещающий прохождение сигналов через группу элементов И 25; соответственно на выходе преобразователя 26 устанавливается напряжение равное нулю. Таким образом, формирователи 12 формируют прямоугольные импульсы помех со случайными амплитудами и длительности, причем для .каждого из формирователей амплитуда и длительность подчиняются заданному двумерному закону распределения вероятностей F ( ) (.,2,.. . ,N+1) .

р СВЫХОДОВ формирователей 12 импулсы помех поступают на суммирующие усилители 13, на которые также поступают тестовые сигналы с выхода памяти 8 и напряжение с выхода блока 11. Суммирующие усилители 13 выполнены на операционных усилителях и имеют коэффициент передачи, равный единице. Тестовые сигналы, искаженные помехами, и напряжение питания, сложенное с помехами, поступают с выходов суммирующих усилителей 13 на входы испытываемого блока 15. В результате испытываемый блок 15 обрабатывает входную информацию, искаженную помехами,

0 и получает питание от источника, подверженного влиАнию помех. Выходные сигналы испытываемого блока 15 и эталонного блока 16 поступают на первые и вторые входы соответственно груп15пы сумматоров 14 по модулю два, которые выполняют сравнение выходных сигналов испытываемого блока 15 и эталонного блока 16. При несовпадении сигналов на каком-либо из выходов блоков 15 и 16 на выходе соответ0ствующего сумматора 14 вырабатываетс.я единичный сигнал.

Устройство позволяет .оценить области устойчивой работы испытываемого блока 15 в условиях воздействия

5 случайных помех.Области устойчивой работы определяются по отношению к амплитудам помех в виде функций

fi(Aji, А(,,) ,fn) ,

где А - - максимальное возмож0ное значение амплитуды импульса помехи на i-OM информационном входе,

А(it+ti, т - максимальное возмож5ное значение амплитуды импульса помехи на входе питания.

При определении областей устойчивой работы система функцкониру ет,

0 следующим образом.

Перед началом испытаний в память 8 вводятся тестовые комбинации входных сигналов, а в формирователи 12 случайных помех вводятся данные о двумерных функциях распределения ве5роятностей r(A,t ), причем АапгАэ...А(,гп 0- Таким образом, в первом цикле испытаний помехи действуют только на первый информационный вход испытываемого блока 15.

0 После записи данных в блок памяти

и формирователя 12., (,2N+1)

случайных помех начинается этап испытаний. Этот этап проводится в течение времени Т. Если за время Т не

5 зaJ)eгиcтpиpoвaнo ни одного несовпадения выходных сигналов испытываемого блока 15 и эталонного блока 16, то для следующего этапа испытаний данные вводятся, исходя из соотношений 4 АГ А.,. . .A(N+V)im 0г

0 Значение А увеличивается до тех пор, пока при значении Ад то не будут происходить сбои в работе испытываемого блока 15 в течение интервала времени Т. После этого задаете

5 значение ) m определяется значение A. /приводящее к сбоям. Получаемые в реэультате испытаний значения , A( А, N-H)im imo.O/ A(N4t),nto фиксируются в блоке 20 оперативной памяти. Эти данные определяют область устойчивой работы , ((im Затем определяются р.бласти устойчивой работы 2.(A A(N4-t), щ ,(Aj A(fy-f-f;,t ) . (N+-1,m) После определения всех областей устойчивой работы данные о них передаются из блока 1, Аналогичным образом могут быть определены области устойчивой работы по отношению к детерминированным помехам. В этом случае в памяти 20 и 21 хранятся- во всех ячейках одинаковые коды длительности t и амплитуды импульсов помех соответственно. Технико-экономическая эффективность изобретения определяется тем, что она позволяет повысить достоверность результатов испытаний изделий вычислительной техники на помехозащищенность путем точной оценки работоспособности блоков в условиях воздействия реальных помех. Использование данной системы обеспечивает повы шение качества разработки и изготовления блоков ЭВМ. Формула изобретения 1. Устройство для испытаний ЛОГИческих блоков, содержащее триггер, два элемента И, первый счетчик адреса, память, коммутатор, генератор синхроимпульсов, причем выходы триггера соединены соответственно с первыми входами первого и второго элем тон И первый выход первого счетчика адреса соединен с первым входом пам ти, блок питания, отличающе еся тем, что, с целью расширения функциональных возможностей за счет определения области устойчивой рабо ты, в него введены группа формирова телей случайных помех, второй счетчик адреса, группа сумматоров по мо дулю 2, группа суммирующих усилителей, элемент ИЛИ, элемент задержки, причем первый вход устройства соеди нен с вторыми входами элементов И, выход первого элемента И соединен с перв.ыми входами коммутатора и эле ментами,ИЛИ и вторым входом памяти, выход которой соединен с первыми входами суммирующих усилителей груп пы и первой группой выходов устройства выход второго элемента И соединен с вторым входом коммутатора, первым входом второго счетчика адре са и первыми входами формирователей случайных помех группы, вторые входы которых соединены с выходом генератора синхроимпульсов, вторым входом элемента ИЛИ и через элемент задержки - с первым выходом устройства, выход элемента ИЛИ соединен с входом первого счетчика адреса, второй выход крторого соединен с входом триггера, второй вход устройства соединен с третьим входом коммутатора, Ьервый выход которого соединен с третьими входами формирователей случайных помех группы, выходы которых и выходы блока питания через -соответствующие суммирующие усилители группы соединены с второй группой выходов устройства, первая и вторая группа входов устройства через сумматоры по модулю два группы соединены с вторым вьоходом устройства, первый выход второго счетчика адреса соединен с четвертыми входами формирователей случайных помех группы, вторые выходы коммутатора и второго счетчика адреса соединены соответственно с третьим входом памяти и входом генератора синхроимпульсов. 2. Устройство по п. 1, отличающееся тем, что каждый формирователь случайных помех содержит генератор тактовых импульсов, генератор случайных чисел, коммутатор, две памяти, регистр, реверсивный счетчик, группу элементов И, элемент НЕ, цифроаналоговый преобразователь, причем первый вход формирователя соединен с первыми входами памятей, вторые входы которых соединены с третьим входом формирователя, второй вход которого соединен с первыми входами генератора случайных чисел, коммутатора и реверсивного счетгика, второй вход которого соединен с выходом генератора тактовых импульсов, выход герератора случайных чисел соединен с вторым входом коммутатора, выход которого соединен с третьими входами памятей, выход первой пссмяти через регистр соединен с первьоми входами элементов И группы, выход второй памяти через последовательно соединенные реверсивный счетчик, элемент НЕ и элементы И группы соединен с входами цифроаналогового преобразователя, выход которого соединен с выходом формирователя, четвертый вход которого соединен с третьим входом коммутатора. Источники информации, принятые во Внимание при экспертизе 1.Авторское свидетельство СССР 600484, кл. G 01 R 31/28, 1974. 2.Авторское свидетельство СССР 664178, Об F 15/46, 1976 (прототип).

Начальная

Фие