(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО
название | год | авторы | номер документа |
---|---|---|---|
Запоминающее устройство | 1973 |
|
SU646335A1 |
Многоканальное буферное запоминающее устройство | 1980 |
|
SU903971A1 |
Устройство для ввода и вывода динамически изменяющейся информации | 1982 |
|
SU1115043A1 |
Устройство для контроля блоков памяти | 1981 |
|
SU951408A1 |
Устройство для контроля блоков постоянной памяти | 1980 |
|
SU868843A1 |
Многоканальная система регистрации аналоговых сигналов | 1988 |
|
SU1656467A1 |
Буферное запоминающее устройство | 1979 |
|
SU809358A1 |
Запоминающее устройство с самоконтролем | 1981 |
|
SU970480A1 |
МНОГОКАНАЛЬНАЯ СИСТЕМА ДЛЯ РЕГИСТРАЦИИ ФИЗИЧЕСКИХ ВЕЛИЧИН | 1991 |
|
RU2037190C1 |
Запоминающее устройство | 1979 |
|
SU826423A1 |
1
Изобретение относится к запоминающим устройствам . и может быть использовано в системах сбора измерительной информадии в качестве буферного запоминающего устройства.
Известное запоминающее устройство, состоящее из накопителей, счетчиков адреса и формирователей сигналов управления 1.
Недостатком этого устройства является низкая эффективная емкость.
Наиболее близким техническим рещением к предлагаемому является запоминающее устройство, содержащее матрицу памяти, счетчик адреса, схему, выбора режима работы устройства, формирователи управляющих-сигналов 2.
Недостатком этого устройства .является низкая эффективная емкость, так как необходимо записывать избыточную информацию при хранении результатов измерения непрерывной функции с заданной погрешностью.
Цель изобретения - повышение эффективной емкости устройства.
Поставленная цель, достигагаётся тем, что запоминающее устройство, содержащее накопитель, счетчик адреса и блок управления, первый выход которого подключен к
первому управляющему входу накопителя, а второй выход - ко входу счетчика адреса, причем информационнь1е входы и выходы накопителя являются соответственно входами и выходами устройства, адресные входы накопителя соединены с одним из выходов счетчика адреса, содержит счетчик переполнений, регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счетчика переполнений соединены с первыми входами элементов И и входами регистра переполнений, выходы которого подключены ко вторым входам /элементов И, тре тьи входы которых соединены соответственно с адресными и вторым управляющим входами накопителя.
На чертеже изображена структурная схема предлагаемого устройства.
Устройство содержит накопитель 1, счетчик 2 адреса, счетчик 3 переполнений, регистр 4 переполнений, элементы И 5 и блок 6 управления.
Информационные входы и выходы накопителя 1 являются соответственно входами и выходами устройства. Адресные входы накопителя 1 соединены с одними из выходов счетчка 2 адреса. Первый выход блока 6 управления подключен к первому управляющему входу накопителя 1, а второй выход - ко входу счетчика 2 адреса. Вход счетчика 3 переполнений подключен к другому выходу счетчика 2 адреса. Выходы счётчика переполнений 3 соединены с первыми входами элементов И 5 и,входами регистра 4 переполнений, выходы которого подключены ко вторым входам элементов И 5. Третьи входы элементов И 5 соединены соответственно с адресными и вторыми уп-равляющими входами накопителя 1. Устройство работает следующим образом. При измерении непрерывной функции, когда ее мгновенные значения прео разуются в цифровой код, запоминающее устройство работает в режиме записи: преобразованные значений последовательно записываются в ячейки накопителя 1, так как сигнал разрешения обращения к нему формируется на каждом такте работы счетчика 2 адреса. При этом щаг дискретизации измеряемой функции минимален. При увеличении длительности функции в сравнении с минимальным значением происходит переполнение счетчика 2 адреса, фиксируемое счетчиком 3 переполнений и запоминаемое регистром 4 переполнений. Начинается новый цикл обращения к накопителю 1, причем с помощью элементов И 5 сигнал разрешения формируется лищь при четных комбинациях счетчика 2 адреса. В результате в ячейках с нечетными адресами сохраняется ранее записанная информация, а в ячейках с четными адресами записывается вновь поступающая информация с удвоенным шагом дискретизации. При последующих переполнениях счетчика 2 адреса происходит замещение избыточной информации в ячейках с нечетными адресами (3, 7, 11 и т.д.), затем в ячейках с четными адресами (4, 8, .12...) и т.д., с соответствующим увеличением liiara дискретизации. Алгоркщ считывания информации определяется дискретизации, достигнутым в режиме записи, код которого хранится в регистре 4 переполнений. В результате считывания измеряемая функция оказывается представленной последовательностью числовых зйачений, следующих с шагом дискретизации, достигнутым в режиме записи, который обеспечивает заданную относительную погрешность аппроксимации, задаваемую числом дискретных значений, характеризующих исходную функцию. В предлагаемом устройстве повышается эффективная емкость по сравнению с известным за счет замещения избыточной информации в ячейках накопителя при переполнениях счетчика адреса. Формула изобретения Запоминающее устройство, содержащее накопитель, счетчик адреса и блок управлений, . первйй выход которого подключен к первому управляющему входу накопителя, а второй выход - ко входу счетчика адреса. причем информационные входы и/выходы накопителя являются соответственно входами и выходами устройства, адресные входы накопителя соединены с одним из выходов счетчика адреса, отличающееся тем, что, с целью повыщения эффективной емкости устройства, оно содержит счетчик переполнений, регистр переполнений и элементы И, причем вход счетчика переполнений подключен к другому выходу счетчика адреса, выходы счётчика переполнений соединены с первыми входами элементов И и входами регистра переполнений, выходы которого подключены ко вторым входам элементов И, третьи входы которых соединены соответственно с адресными и вторым управляющим вхоми накопителя. Источники информации принятые во внимание при экспертизе 1.Замятин Н. И., Смолин Д. А. Блоки буферной памяти в стандарте КАМАК. Препринт. ОИЯИ, Р10--9666. Дубна, 1976. 2.Даматов Я. М., Никитюк Н. И. Семенов В. Н. Блок полупроводникового динамического запоминающего устройства в стандарте КАМАК, 1978, ПТЭ № 6 (прототип).
Авторы
Даты
1981-06-30—Публикация
1979-11-13—Подача