Устройство для контроля канала ввода-вывода вычислительной машины Советский патент 1981 года по МПК G06F11/34 

Изобретение относится к вычислительной технике и может быть использовано для контроля канала ввода-вывода вычислительных машин. Известны устройства, позволяющие осуществлять контроль каналов вводавывода 1 и {2. Недостатком этих устройств является малая надежность и сравнительная сложность. Наиболее близким техническим реше нием к предлагаемому изобретению является устройство для контроля канала ввода-вывода вычислительной машины, содержащее блок согласования, первый выход которого соединен с пер выми входами информационного регистт ра и регистра команд, первый второй и третий входы блока согласования со ответственно подключены к выходам информационного регистра, буферного регистра и регистра команд. Выход блока полупостоянной памяти подключен к первому входу буферного регист ра D1. Недостатком известного устройства является ограничение полноты контроля, связанное с тем, что имитатор ре жимов внешних устройств не воспроиз водит их временные характеристики. и тем самым ограничивает возможный список неисправностей. Цель изобретения - увеличение полноты контроля. Указанная цель достигается тем, что в устройство для контроля канала ввода-вывода вычислительной машины, содержащее блок согласования,выход которого соединен с первыми входами информационного регистра и регистра команд, первый, второй и третий входы блока согласования соответ.ственно подключены к выходам информационного регистра, буферного регистра и регистра команд, выход блока полупостоянной памяти подк.пючен к первому входу буферного регистра,введены имитатор режимов внешних устройств и блок ввода временной уставки, первый вход которого подключен к первому выходу блокасогласования и к первому входу имитатора режимов внешних устройств, второй и третий выходы блока согласования соединены соответственно с вторым входом имитатора режимов внешних устройст;в и вторым входом блока ввода временной уставки, первый выход которого соединен с четвертым входом блока согла сования и с вторым входом буферного регистра, второй и третий выходы бло ка ввода временной уставки соответственно соединены с вторь -ш входами информационного регистра и регистра команд соответственно первый выход имитатора режимов внешних устройств соединен с входом блока полупостоянной памяти и третьим входом буферноfo регистра, второй выход - с третьи входом информационного регистра, чет вертый, пятый, шестой, седьмой,и восьмой выходы имитатора режимов внеш них устройств соединены с третьим, четвертым, пятым, шестым и седьмьвл входами блока ввода временной уставки соответственно. Кроме того, имитатор режимов внеш них устройств содержит первый,второй третий и четвертый элементы И,первые входы первого и второго элементов И соединены с первым входом имитатора, входы первого и второго элементов И соединены с вторым входом имитатора, выходы первого и второго элементов И подключены к соответствующим входам дешифратора,выходы третьего и четвертого элементов И соединены соответственно с вторым и третьим выходами имитатора,первые входы третьего и четвертого элементов И подключены к выходам первого и второго григгеров соответственно, первый и второй выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ, с четвертым выходом имитатора и с вторым входом первого элемента ИЛИ, с пятым выходом имитатора,шестой и седьмой выходы которого соединены с третьим и четвертым выходами дешифратора соответственно , выход первого элемента ИЛИ соединен с входом первого элемента задержки и первым Е кодом да итатора, первый выход первого элемента задержки через первый усилительформирователь соединен с восьмым выходом имитатора режимов, второй выход первого элемента задержки через второй усилитель-формирователь соеди нен с вторыми входами третьего и чет вертого элементов И, третий выход первого элемента задержки через третий усилитель-формирователь подключе к первым входам первого и второго триггеров, вторые входы которых соединены с первым и вторым выходами де шифратора соответственно. Блок ввода временной уставки содержит пятый и шестой элементы И, выходы которых соединены с соответствующими входами первого .счетчика, седьмой и восьмой элемент14 И, выходы которых соединены с соответствующими входами второго счетчика, входы пятого, шестого,седь мого и восьмого элементов И соединены с первым входом блока, вторые вхо ды пятого и шестого элемента и соеди нены с пятым входом блока, шестой вход которого подключен к вторым входам седьмого и восьмого элементов И, вход первого счетчика подключен к выходу девятого элемента И, первый вход которого соединен с выходом третьего триггера, второй вход - с вторым входом десятого элемента И и вторым входом блока, выход десятого элемента и соединен с входом второго счетчика, а выходы одиннадцатого и двенадцатого элементов И подключены соответственно к второму и третьему выходам блока временной уставки,первые входы десятого, одиннадцатого и двенадцатого элементов И подключены к выходам четвертого, пятого и шёстого триггеров, вторые входы одиннгщцатого и двенадцатого элементов И соединены с выходом второго счетчика, с входом элемента задержки и- с первым входом четвертого триггера,первые входы пятого и шестого триггеров соединены с выходом второго элемента задержки, второй вход пятого триггера подключен к первому входу второго элемента ИЛИ и к третьему входу блока, четвертый вход которого соединен с вторым входом второго злемента ИЛИ и с вторым входом шестого триггера, выход второго элемента ИЛИ подключен к второму входу четвертого триггера, выход первого счетчика соединен с первым выходом блока и с первьФ4 входом второго триггера,второй вход которого соединен с седьмым входом блока временной уставки. На чертеже представлена блок-схема устройства. Устройство содержит блок 1 соглаг сования, информационный регистр 2, регистр 3 команд, буферный регистр 4, имитатор 5 режимов внешних устройств, блок б полупостоянной памяти, блок 7 ввода временной уставки, первый, второй, третий, четвертый элементы И 8, 9, 10 и 11,, дешифратор 12, первый и второй триггер 13 и 14, первый элемент ИЛИ 15, первый элемент 16 задержки, первый, второй и третий усилители-формирователи 17, 18 и 19, первый и второй счетчики 20 и , пятый, .шестой, седьмой и восьмой, девятый, десятый, одиннадцатый и двенадцатьЕй элементы И 22-29,третий, четвертый, пятый и шестой триггеры 30-33, второй элемент 34 задержки, второй элемент ИЛИ 35. Блок 1 служит для организации передачи кодовой и управляющей информации между ЭВМ и блоками устройства. Блок б служит для формирования и выдачи в ЭВМ команд, записи и памяти ЭВМ кодов, выданных . из ЭВМ, из регистров 3 или 2. В этом блоке формируются также команды передачи управления тест-программ ЭВМ, которые могут задаваться перед началом работы и изменятся в процессе работы оператором .

Блок 7 предназначен для органиэации временной задержки при вьщаче в ЭВМ кода числа или команды.

Устройство работает следуюищм образом.

Вначале ЭВМ вьщает информацию о длительности задержки выцачи кода иг устройства контроля. Причем код,соответствующий длительности задержки вьщаЧи, из блска 4 поступает в счетчик 20, а код; соответствующий длительности задержки вьвдачи, из регистров 2 или 3 поступает в счетчик 21. Запись в счетчик 20 осуществляется по следующим цепям: код с первого выхода блока 1 через пзрвый вход блока 7 поступает на первые входы элементов И 22 и 23. На вторые входы этих элементов поступает сигнал записи с третьего выхода дешифратора 12 через шестой выход блока 5 и пятый вход блока 7. В свою очередь, код в счетчик 21 с первого выхода блока 1 через первый выход блока 7 поступает на первые входы элементов И 24 и 25, на вторые входы которых поступает сигнал зёшиси с четвертого выхода дешифратора 12 через седьмой выход блока 5 и шестой вход блока 7. В счётчик 20 и 21 записывается информациомная часть кода, поступающего из ЭВМ, а управляющая часть кода,содержащая код операции, всегда поступает -на дешифратор 12 и возбуждает одну из его четырех выходных шин .(выходов) .Код операций поступает на дешифратор 12 по следукицей цепи: с первого выхода блока 1 через первый вход блока 5 на первые входы элементов И 8 и 9, вторые входы которых соединены с вторым входом 5 и вторым входом блока 1 (по этой цепи поступает синхросигнал записи).. Выходы указанных элементов И соединены с входами дешифратора 12. После вьщачи в счетчики 20 и 21 ЭВМ выдает информацию в регистры 2 или 3 по следующим цепям: информационная часть кода с первого выхода блока 1 поступает иа первые входы регистров 2 и 3, однако, куда произойдет запись, определяется кодом операции, поступившим на дешифратор 12 по цепям аналогично случаю записи в счетчики 20 и 21. . Таким образом, если код операции соответствует записи в регистр 2,.то возбуддается первый выход дешифратора 12 г связанный с вторам входом триггера 13, выход которого обеспечивает сигнал разрешения на первом входе элемента И 10. Первый выход дешифратора 12 связан с первым входом элемента ИЛИ 15. Следовательно, на выходе этого элемента появляется сигнал, поступающий на вход элемента 16 задержки, с второго выхода которого через усилитель-формирователь 18 сигнал поступает на второй

вход элемента и 10, ас его выхода через первый йыход блока 5 сигнал записи поступает на второй аход регистра 2. С третьего выхода элемента- 16 задержки через усилитель-формирователь 19 на первый вход триггера 13 поступает сигнал установки его в ис::одное гостояние.

Аналогичным образом при соответствующем коде операДчи возбуждается второй выход дешифратора 12, а в вы0оаботке сигнала записи в регистр 3 участвует то же оборудование, но вместо триггера 13 используется триггер 14, а вместо элемента И 10 элемент И 14, с выхода которого че5рез третий выход блока 5 сигнал записи поступает на второй вход регистра 3.

При возбуждении первого или второго выхода дешифратора- 12 появляет0ся сигнал на выходе элемента ИЛИ 15, который не только поступает на вход элемента 16 задержки, но и служит сигналом записи информации из блока 6 в блок 1, поступая на их входы через второй выход блока 5. .

5

Таким образом осуществляется прием информации в счетчики 20 и 21 и регистры 2, 3 и 4.

При записи в регистры 2 или 3 поступает сигнал на вход элемента 16

0 задержки и с первого выхода последней через усилитель-формирователь 17 и выход 8 блока 5, через седьмой вход блока 7 поступает сигнал на второй вход триггера 30. По этому сигналу

5 с выхода триггера 30 снимается разре- шающий сигнал на первый вход элемента И 2й, на второй вход которого поступают счетные (такторые) сигналы с выхода блока 1 через второй вход ло0ка 7, обеспечивая тем самым прохож-дение тактовых (счетных) импульсов на вход.счетчика 20. Когда счетчик отсчитывает положенный интервал времени согласно записанной в него информации с его выхода сигнал через

5 первый выход блока 7 поступает на вход регистра 4 и используется как сигнал считывания из буферного регистра, а на входе 4 блока 1 этот сигнал представляет из себя признaк переда0ваемый в ЭВМ. Кроме этого, сигнал с выхода счетчика 20 поступает на первый вход триггера 30, переводя его в исходное состояние и тем самым прекращая процесс счета в счетчике 20.

5

Аналогичным образом организуется подача счетных импульсов на вход счетчика 21 при возбуждении первого или второго выхода Дешифратора 12. Однако при этом используются элемент

0 ИЛИ 35, а вместо элемента И 26 г-элемент И 27, а вместо триггера 30 триггер 31.

Выходы 1 и 2 дешифратора 12 через выходы блока 5 и входы блока 7 соот5ветственно подключены ко вторьм входам триггера 32 и 33. Таким образом сигналы с выходов дешифратора 12 запоминаются в соответгттвующих триггерах 32 или 33. По окончании счета с выхода счетчика 21 сигнал поступает на вторые входы элементов И 28 и 29.- На первый вход элемента и 28 поступает сигнал разрешения с выхода триггера 32, если на него поступает сигнал с первого выхода дешифратора 12. Следовательно, сигнал с выхода счетчика 21 проходит через элемент И 28 и появляется на выходе 2 блока 7i Затем этот сигнал поступает на третий вход регистра 2 и воспринимается как сигнал считывания (выдачи) из этого регистра в ЭВМ.

При возбуждении второго выхода дешифратора срабатывают триггер 33 и элемент И 30 и .на выходе блока 7 появляется сигнал, поступающий на вход регистра 3 как сигнал считывания (вьвдачи). Триггеры 32 и 33 возвращаются в исходное состояние сигналом с выхода элемента 34 задержки, на вход которого поступает сигнал с выхода счетчика 21.

По описанному алгоритму происходит выработка сигналов считывания в ЭВМ содержимого регистров через интервал времени, определяемый кодом, поступившим от самой ЭВМ.

Использование Предложенной конструкции имитатора 5 режимов и блок 7 с их связями позволяет приблизить свойства имитатора к реальным свойствам имитируемого объекта и за счет этого добиться увеличения полноты контроля.

Формула изобретения

Устройство для контроля канала ввода-вывода вычислительной машины, содержащее блок согласования,выход которого соединен с первыми входами информа ционного регистра и регистра команд, первый, второй и третий входы Олока согласования соответственно подключены к выходам информационното регистра, буферного регистра и регистра команд, выход блока полупостоянной памяти подключен к первому входу буферного регистра, отличающееся тем, что, с целью повышения надежности устройства, в него введены имитатор режимов внешних устройств и блок ввода временной установки, первый вход которого подключен к первому выходу блока согласования и к первому входу имитатора режимов Ънешних устройств, второй и третий выходы блока согласования соединены соответственно с вторым входом имитатора режимов внешних устройств и вторым входом блока ввода временной установки,первый выход которого соединён с четвертым входом блока согласования и с вторым входом буферного регистра, второй и третий выходы блока ввода временной уставки соответственно соединены с вторыми входами информационного регистра и регистра команд соответственно, первый выход имитатора режимов внешних устройств соединен с входом блока полупостоянной памяти и третьим входом буферного регистра, второй выход - с третьим входом информационного регистра, четвертый, пятый, шестой, седьмой и восьмой выходы имитатора режимов внешних устройств соединены с третьи четвертым, пятым, шестым и седьмым входами блока ввода временной установки соответственно.

2. Устройство по п. 1, отличающееся тем, что имитатор режимов внешних устройств содержит первый, второй, третий и четвертый элементы И, первые входы первого и второго элементов И соединены с первым входом имитатора, вторые входы первого и второго элементов И соединены с вторым входом имитатора,выходы первого и второго элементов И подключены к соответствующим входам дешифратора, выходы третьего и четвертого элементов И соединены соответственно с вторым и третьим выходами имитатора, первые входы третьего и четвертого элементов И подключены к выходам первого и второго триггеров соответственно, первый и второй выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ, четвертым выходом имитатора и с вторым входом первого элемента ИЛИ, с пятым выходом имитатора, шестой и седьмой выходы которого соединены с третьим и четвертым выходами дешифратора соответственно, выход первого элемента ИЛИ соединен со входом первого элемента задержки и первым выходом имитатора, первый выход первого элемента згщержки через первый усилитель-формирователь соединен с восьмым выходом имитатора режимов, второй выход первого элемента задержки через второй усилих,ель-формирователь соединен с вторыми входами третьего и четвертого элементов И, .третий выход первого элемента задержки через третий усилитель формирователь подключен к первым входам первого и второго триггеров, вторые входы которых соединены с первым и вторым выходам дешифратора соответственно.

3. Устройство по п. 1, отличающееся тем, что блок ввода временной уставки содержит пятый и шестой элементы И, выходы которя х соединены с соответствующими входами первого счетчика, седьмой и восьмой элементы И, выходы которых соединены с соответствующими входами,второго счетчика, входы пятого, шестого,

седьмого и восьмого элементов и соединены с первым входом блока, вторые входы пятого и шестого элементов И соединены с пятым входом Ьлока,шестой вход которого подключен к вторым входам седьмого и восьмого элементов И, вход первого счетчика подключен к выходу девятого элемента И,первый вход которого соединен с выходом третьего триггера, ворой вход - с вторым входом десятого элемента И и вторьм входом блока, выход десятого элемента И соединен с входом второго счетчика, а выходы одиннадцатого и двенадцатого элементов И подключены соответственно к BTOpoi-iy и третьему выходам блока временной уставки,первые входы десятого, одиннадцатого и двенадцатого элементов И подключены к выходам четвертого,пятого и шестого триггеров, вторые входы одиннадцатого и двенадцатого элементов И соединены с выходом второго счетчика со входом элемента задержки и с первым входом четвертого триггера, первые входы пятого и шестого триггеров соединены с. выходом второго элемента задержки, второй вход пятого триггера подключен к первому входу второго элемента ИЛИ и к третьему входу блока, четвертый вход которого соединен с втopы . входом второго элемента ИЛИ и с вторым входом шестого триггера, выход второго элемента ИЛИ подключен к Еторому входу четвертого

0 триггера, выход первого счетчика соединен с первьм выходом блока и с первым входом второго триггера, второй вход которого соединен с седьмым входом блока временной уставки.

5

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 415452, кл. G 06 F 11/04, 1974.

2.Авторское свидетельство СССР

0 I 503242, кл. G 06 F 11/04, 1976.

3.Авторское свидетельство СССР 642703, кл. G 06 F 11/04, 1979.

к дм