Устройство для деления Советский патент 1982 года по МПК G06F7/49 

(5) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

I

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств ЦВМ.

Известны устройства для деления чисел с фиксированной, запятой в позиционной системе счисления, содержащие регистры делимого, делителя, частного (результата)f сумматор, блок управления D и 2 ,

Недостатком таких устройств является невозможность работы в позиционной избыточной п,К -системе счисления У .

Наиболее близким по технической сущности и конструктивным особенностям к предлагаемому является устройство для деления двоично-десятичных чисел, соде.ржащее регистр делимого, регистр делителя, регистр результата, сумматор, блик управле ния Ц},

Недостатки этого устройства - на его основе нельзя реализовать операции деления чисел, представленных в

позиционной избыточной ()-системе счисления. Кроме того, это устройство характеризуется низким быстродействием вследствие наличия сквозного переноса при вычислении остатков.

Цель изобретения - расширение функциональных возможностей устройства за счет реализации операции деления чисел, представленных в позиционной избыточной г Кгсистёме счисления.

Поставленная цель достигается тем, что устройство для деления, содержащее регистр делимого, регистр делителя, регистр результата, сумматор., блок управления, содержит блок информационной разгрузки, схему сравнения, счетчик циклов, счетчик тактов, причем первый и второй выходы блока управления соединены соответственно с управляющим входом выдачи информации регистра результата и управляющим входом схемы сравнения, третий выход блока управления соединен со счетным входом счетчика циклов, со сдви3,92 говыми входами регистра делителя и регистра результата и с управляющим входом выдачи информации счетчика тактов, четвертый и пятый выходы блока управления соединены соответственно со счетным входом счетчика тактов и управляющим входом блока информационной разгрузки, информационный выход регистра делимого -соединен с информационным входом блока информационной разгрузки и первыми информационными входами схемы сравнения и сумматора, информационный выход и выход признака нуля счетчика циклов соединены соответственно, с первым и.вто рым входами блока управления, третий которого соединен с выходом пркзнака окончания суммирования сумматора, информационные выходы блока информационной разгрузки,сумматора и регистра результата соединены соответ ственн9 с первым, вторым и третьим информационными входами регистра делимого, информационный выход регистра делителя соединен со вторыми информационными в; одами схемы сравнения и сумматора, управляющий выход блока ин формационной разгрузки соединен с четвертым входом блока управления, первый выхо/р схемы сравнения соединен с пятым входом блока управления, второй выход схемы сравнения соединен с управляющими входами выдачи информации регистров делимого и делителя и с входом сброса, счетчика тактов, выход счетчика тактов соединен с информационным входом регистра результата, шестой вход блока управления соединен со входом запуска устройства, выход сигнала окончания работы которого соединен с шестым выхо дом блока управления Кроме того, блок информационной разгрузки содержит узел местного управления, узел анализа, первый и вто рой счетчики, одноразрядный сумматор по модулю К, узел выдачи кода, схему сравнения, регистр информационной ра грузки i первый и второй коммутаторы, причем первый, второй, третий, четве тый и пятый выходы узла местного управления соединены соответственно с первым управляющим входом второго коммутатора, управляющим входом узла анализа, вычитающим входом первого счетчика, первым управляющим первого коммутатора, управляющим входом схемы сравнения, первый и второи выходы узла анализа соединены соответственно с первым и вторым входами узла местного управления, третий и четвертый выходы узла анализа соединены соответственно с суммирующим и вычитающим «ходами второго счетчика, информационный выход второго счетчика соединен с первым информационным входом узла анализа и вторыми управляющими входами первого и второго коммутаторов, первый и второй выходы первого коммутатора соединены соответственно с информационным входом первого счетчика и первым информационным входом одноразрядного сумматора по модулю К, информационный вход блока и выход второго коммутатрра соединены соответственно с первым и вторым информационными входами регистра информационной .разгрузки, информационные входы второ о коммутатора соединены с информационными выходами первого счетчика и одноразрядного сумматора по модулю К, второй информационный -вход узла анатза соединён с информационным выходом одноразрядного сумматора по модулю К, информационный выход первого счетчика соединён с третьим и четвертым информационными входами узла анализа, выход узла выдачи кода соединен со вто|эым информационным входом одноразрядного сумматора по модулю К, |ервый выход схемы сравнения соединен с управляющим входом -выдачи информации регистра информационной разгрузки и с управляющим выходом блока, управляющий вход которого соединен с третьим входом узла местного управления, второй выход Схемы сравнения соединен С четвертым входом узла местного управления, информационный выход регистра информационной разгрузки соединен с информационным №1ходом блока, информационным входом первого коммутатора и пер ёым информационным входом схемы сравнения, второй информационный вход которой соединен с шиной ПОСТОЯННОГО значения .О, информационный вход узла выдачи кода соединен с шиной постоянного значения г , а управляющий вход - с третьим выходом узла местного управления. Кроме того, узел анализа содержит четыре схемы сравнения, три элемента И, три элемента ИЛИ, причем рервый и второй входы первой схемы сравнения соединены соответственно с третьим информационным входом узла и шиной постоянного значения О, первый и второй входы второй схемы сравнений соединены соответственно со вторым информационным входом узла и шиной постоянного значения K-l-r, первый и второй, информационные входы третьей схемы сравнения соединены соответственно с первым информационным входом узла и шиной постоянного значения 1, первый и второй информационные входы четвертой схемы срав нения соединены соответственно с чет вертым информационным входом узла и шиной постоянного значения величины К-1-Г, первые выходы первой и второй схем сравнения соединены со входами первого элемента И, вторые выходы первой и второй схем сравнения соединены со входами первого элемента ИЛИ, выход которого соединен с пер-вым входом второго элемента И, выход которого, является третьим выходом уз ла, выход первого элемента И соедине с управляющим входом третьей схемы сравнения, первый выход которой соединен с управляющим входом четвертой схемы сравнения, первый выход которо соединен С первым входом третьего элемента И, выход которого является Четвертым выходом узла, вторые выхо)| третьей и четвертой схем сравнени соединены со входами второго элемент Или, выход которого является первым выходом узла, входы третьего элемента ИЛИ соединены с выходом первого элемента ИЛИ и первым выходом четвер той схемы сравнения, а выход является вторым выходом узла, управляющий вход которого соединен со вторыми входами второго и третьего элементов И. Узел местного управления содержит элемент ИЛИ, шесть элементов задержки, три элемента И, причем третий вход узла соединен с первым входом элемента ИЛИ, выход которого соединен с входом первого элемента задержки, выход которого соединен со входом второго элемента задержки и с пятым выходом узла, выход второго элемента задержки соединен с первым входом первого элемента И, второй вход .кото рого соединен с четвертым входом узла, выход первого элемента И соединен со входом третьего элемента задержки с четвертым выходом узла, выход третьего элемента задержки соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены соответственно со вторым и первым входами узла, выход второго элемента И соединен со вторым выходом узла и входом четвертого элемента задержки, выход которого соединен со вторым входом элемента ИЛИ вход пятого элемента задержки соединен с выходом третьего элемента И, выходы пятого элемента задержки и третьего элемента И соединены соответственно с первым и третьим выходами узла, выход пятого элемента задержки соединен с третьим входом элемента ИЛИ. Блок управления содержит элемент ИЛИ, шесть элементов И, пять элементов задержки, причем шестой вход блока соединен с первым входом элемента ИЛИ, выход которого соединен со входом первого элемента задержки, и со вторым выходом блока, выход первого элемента задержки соединен с первым входом первого элемента И, второй вход которого соединен с третьим входом, блока, вмхад первого элемента И через второй задержки соединен с пятым выходом блока, выход второго элемента И соединен со вторым входом элемента ИЛИ, первый и второй входы второго элемента И соединены соответственно с первым и с четвертым входами блока выход элемента ИЛИ через третий элемент задержки соединен с первым входом третьего элемента И, второй вход которого соединен с пятым входом блока, выход третьего элемента И соединен со входом четвертого элемента задержки и с четвертым выходом блока, выход четвертого элемента задержки соединен с первыми входами четвертого и пятого элементов И и с третьи выходом блока, первый вход которого соединен со вторым входом четвертого элемента И, выход которого соединен с третьим входом элемента ИЛИ, выход пятого элемента И соединен со входом пятого элемента задержки и с первым выходом блока, выход пятого элемента задержки соединен с пятым выходом блока, четвертый вход которого соединен с первым входом шестого элемента И, выход которого соединен с шестым выходом блока, вторые входы пятого и шестого элементов И соединены со вторым входом блока. Для достижения цели принципиальное значение имеет следующая особенность представления чисел в позиционной избыточной г } Ч-системе счисления: при представлении в ней числа с фиксированной запятой между первой значащей цифрой числа и запятой перед старшим разрядам должно содержаться п , нулей, где п log , где. Г идентификатор округления до ближайшего целого значения. Это так называемая нормализованная форма представления чисел в позиционной избыточной , К системе счисления. Использование нормализованной формы представления Чисел связано с тем, что между значностью представления значением основания г в позиционной избыточной г. Кгсистеме счисления существует соотношение 3. Поэтому при некоторых значениях цифры первого значащего разряда при отсутствии указанных нулей может оказаться, что заданное число нельзя будет представить дробью десятичный эквивалент которой меньше един.ицы. Применение рассматриваемой формы представления чисел гарантируе то, что заданное число будет предста вимо в виде дроби, десятичный эквивалент которой меньше единицы. Таким образом, максимальное я-разрядное число, с фиксированной -запятой, которое может быть представлено в позиционной избыточной г,К-системе счисления, имеет вид: (k-i)(k-i)...(k-i),; где n - число разрядовь. Составной частью операции деления явл нется операция вычитания из делимого или очередного остатка делителя При выполнении операции вычитания даже в том случае, когда и.сходнь1е операнды представлены в нормализованном виде, результат вычитания может оказаться ненормализованным. В этом слу чае возникает необходимость в коррекции результата. Коррекция заключается в переходе от полученного результата к нормализованной форме его представления и основана на применении операции информационной разгрузки t3ji Операция вычитания над двумя oneрандами X и У в позиционной избыточной 1 Д-системе счисления выполняется в обратном коде в соответствии со следующим соотношением: X-y(Nma.-Y) Здесь предполагается, что операнды X и Y представлены в нормализованной

форме. Операция М, является переводом, прямого мода представления операнда У в обратный код в позиционной изб 1точной г К -системе счисления и выполняется поразрядным дополнением значащих цифр операнда У до цифры К-1. После выполнения суммирования для результата Z возможны два случая:

В первом случае результат получается в прямом коде. Так как 1 О, то X+(Nrina;(y) 7- Nmax и для получения истинного результата вычитания надо вычесть Nmax из полученного результата. Вычитание Мпю)сиз результата реализуется при выполнении операции информационной разгрузки над всеми разрядами результата суммнрования. пока в регистре результата не будет получено число Мтал В соответствующие разряды регистра, дополнительно введенного в состав устройства деления, записываются значения цифр разгружаемого слова, взятые по модулю К-1. Число тактов информационной разгрузки в данном случае равно (п-1).. Во втором случае результат получается в обратном коде. Над резуль:;татом суммирования выполняется опера1(ия информационной разгрузки. .Эта операция выполняется.до тех пор, пока результат не будет представлен в нормализованной форме. В рассматриваемом случае результат в нормализованной форме представлен всегда, так как Х+ |{Мтах y)Nma)i Истинный результат вычитания получается при переводе в обратный код нормализованной формы результата суммирования. Для данного случая среднее количество тактов операции информационной разгрузки меньше, чем в первом случае. I . . Примеры указанных случаев выполнения операции вычитания. Т. ,015000,,ЬОВАОО в позиционной избыточной /10-16/ - системе счисления. ,0|5 0,015000 ® ... 0,069555 0,10011 0,169665 где ®- идентификатор суммирования по модулю 10, k- идентификатор суммирования по модулю 16. Над результатом суммирования проводим последовательность операций информационной разгрузки: -. Oj,(fflbOOO . 0 00@300 0,ОЙ|665 O. - О ООЗШОО 0 002009 O.OFFFgS O.OFFF 0,OFFFFF где означает переход от одного представления кода числа к другому коду с помощью операции информа.ционной разгрузки-. Запись ,; nt -т- - оз л lOOi Pt. намает, что число 0,0aj...aj хранится в дополнительном регистре деления В квадрат заключены цифры разрядов подвергающиеся информационной разгру ке. Истинный код результата вычитани в приведенном примере равен 0,003000 и находится в дополнительном регистр 0,ООВАОО Q,OEAFFF 0,0141555 0,12211 0,163665 Над результатом суммирования проводим последовательность операций ин формационной разгрузки: 0,163665 0,150665 :: 0,OF0665 Истинный результат вычитания полу чается переводом результата 0,OFD665 в обратный код и равен 0,00299А. Числовой эквивалент кодов О,00300 и 0,00299А один и тот же. Эти коды могут быть получены один из другого при проведении последовательности операций информационной разгрузки. Для того, чтобы обеспечить высоку скорость выполнения операций вычитания, перед началом зтой операции целесообразно сравнить операнды и в за висимости от результата сравненйр вы читать из меньшего операнда больший операнд. Знаку результата вычитания в этом случае присваивается знак большего операнда. При вь1полнении операции деления подобный метод вычитания эффективен еще и потому, что надо переводить код результата сумми рования из обратного в прямой и нет необходимости запоминать знак резуль тата вычитания. Таким образом, в процессе деления чисел, представленных в позиционной избыточной г ,К-системе счисления, требуется выполнять операции информационной разгрузки и сравнения двух чисел. На фиг.1 приведена структурная схема устройства для деления; на фиг.2 - структурная схема блока информационной разгрузки; на фиг.З функциональная схема узла анализа блока информационной разгрузки; на фиг.if - функциональная схема узла местного управления блока информаци-л онной разгрузки; на фиг.5 функциональная схема блока управления устройства для деления. Устройство для деления содержит блок 1 управления, регистр 2 делимого, сумматор 3, регистр делителя, регистр 5 результата, блок 6 информационной разгрузки, реверсивный счетчик 7 циклов, схему 8 уравнения, счетчик 9 тактов, канал 10, соединяющий первый выход блока 1 управления с управляющим входом выдачи информации результата регистра 5 результата, канал 11, соединяющий второй выход блока 1 управления с управляющим входом схемы 8 сравнения, каналы 1215 соединяющие третий выход бЛока 1 управления соот,ветственно с входом счетчика 7 циклов, сдвиговым входом регистра делителя, сдвиговым входом регистра 5 результата и с управляющим входом выдачи информации счетчика 9 тактов, каналы 16 и. 17, соединяющие четвертый и пятый выходы блока 1 управления соответственно со счетным входом счетчика 9 тактов и управляющим входом блока .информационной разгрузки 6, каналы 18-22, соединяющие первый, второй, третий, четвертый, пятый входы блока 1 управления соответственно с информационным выходом и выходами признака нуля счетчика 7 циклов, выходом признака окончания суммирования сумматора 3, управляющим выходом блока 6 информационной разгрузки, первым выходом схемы 8 сравнения, канал 23 соединяющий информационный выход блока 6 информационной разгрузки с первым информационным входом регистра 2 делимого, канал 2, соединяющий информационный выход регистра 2 делимого с информационным входом блока 6 информационной разгрузки, каналы , соединяющие второй выход схемы 8 сра нения соответственно с управляющим входом выдачи информации регистра 2 делимого, управляющим входом выдачи информации регистра делителя и с входом сброса счетчика 9 тактов, каналы 28 и 29, соединяющие информационнь1й выход регистра делителя с информационными входами-схемы 8 срав нения и сумматора 3 каналы 30 и 31 соединяющие.информационный выход регистра 2 делимого с первым и другими информационными входами схемы 8 срав нения, и сумматора 3, канал 32, соединякхций информационный выход сумматора 3 со вторым информационным входом регистра 2 Делимого, канал 33 . соединяющий выход счетчика 9 тактово информационным входом регистра 5 Результата, канал 3, соединяющий информационный выход регистра 5 резуль тата с третьим информационным входом регистра 2 делимого, канал 35 соеди няющий вход запуска устройства, с шестым входом блока 1 управления, шестой выход которого соединен каналом 36 с выходом сигнала окончания работы устройства. Блок 6 информационной разгрузки .(фиг.2) содержит узел 37 местного уп равления, узел 38 анализа, счетчик 39, счетчик , одноразрядный k по модулю к, узел k2 выдачи кода, схем} 43 сравнения, регистр 4 инфор мационной разгрузки, оммутатор 5, коммутатор 6, информационный вход блока 6 соединен с первым информационным входом регистра k, управляющий выход блока 6 соединен с первым выходом схемы 3 сравнения, информационный выход блока 6 соединен с информационным выходо регистра А.4, ка нал k7, соединяющий первый выход узл 37 местного управления с первым управляющим входом коммутатора , канал , .соединяющий второй выход узл 37 Местного управления с управляющим входом узла ЗВ анализа, канал Л9, соединяющий третий выход узла 37 местного управления с управляющим входом узла 2 выдачи кода, канал 50 соединяющий четвертый выход узла 37 местного управления с первым управляющим входом коммутатора 45, канал 51, соединяющий пятый выход узла 37 местного управления с управляющим входом схемы 43 сравнения, канал 52 и канал 53, соединяющие первый и вто рой выходы узла 38 анализа соотбетственно с первым и вторым входами узла 37.местного управления, третий вход которого соединен с управляющим входом блока 6, каналы 5 и 55, соединяющие третий и четвертый выходы узла 38 анализа соответственно с суммирующим и вычитающим входами счетчика 39, канал 56, соединяющий информационный выход счетчика 39 с первым информационным входом узла 38. анализа, канал 57, соединяющий информационный выход р1ёверсивного счетчика 39 со вторым управляющим входом коммутатора А5, канал 58, соединяющий информационный вход узла k2 выдачи кода с шиной постоянного значения г , канал 59, соединяющий третий выход узла 37 местного управления с вычитающим входом счетчика kQ, канал 60; соединяющий выход узла 2 выдачи кода со вторым информационным входом сумматора «I, канал 61, соединяющий информационный выход сумматора Ц} с первым информационным входом коммутатора 46, канал 62, соединяющий информационный выход сумматора kl со вторым информационным входом узла 38 анализа, каналы , соединяющие информационный выход счетчика kQ соответственно с третьим информационнь м входом узла 38 анализа, четвертым информационным входом узла анализа, вторым информационным входом коммутатора 46, канал 66, соединяющий выход коммутатора 46 со вторым информационным входом регистра 44, канал б7, соединяющий первый выход коммутатора 45 с информационным входом счетчика itO, канал 68, соединяют щий второй выход коммутатора 45 с первым информационным входом сумматора 41, канал б9, соединяющий информационный выход регистра 44 с первым информационным входом схемы 43. сравнения, канал 70, соединяющий информационный выход регистра 40 с информационным входом коммутатора 45, канал 71, соеДинякиций первый выход схемы 43 сравнения с управляющим входом выдачи информации регистра 44, канал 72, соединяющий шину постоянного значения О со вторым информационным входом схемы 43 сравнения, канал 73, соединяющий второй выход схемы 43 сравнения с четвертым входом узла 37 местного управления, канал 74, соединяощий информационный выход счетчика 39 со вторым управляющим входом коммутатора 46. Узел 38 анализа (фиг.З) содержит схему 75 сравнения, схему 7б сравнения, элемент И 77, элемент ИЛИ 78, элемент И 79 элемент И 80, схему 81 сравнения, схему 82 сравнения, элемент ИЛИ 83 элемент ИЛИ 8, первый, второй, третий и четвертый информационные входы узла 38 анализа соединены соответственно с первым, информационным входом схемы 81 сравнения, первыми входами схем 76 и 75 сравнения и первым информационным входом схемы 82 сравнения, канал 85 соединяющий шину постоянного значения О со входом схемы 75 сравнения, канал 86, соединяюи ий первый выход схемы 75 сравнения с первым входом элемен-. та И 77 канал 87 соединяющий второй выход схемы 75 сравнения со вторым входом элемента ИЛИ 78, канал 88 соединяющий шину постоянного значения К- l-f со вторым входом схемы 7б сравнения, канал 89 соединяющий пер вый выход схемы .76 сравнения со вторым входом элемента И 77 канал 90 соединяющий второй выход схемы 76 сравнения, с первым входом элемента ИЛИ 78, канал 91 соединяющий выход элемента ИЛИ 78 со вторым входом эле мента И 79 канал 92 соединяющий выход элемента ИЛИ 78 с первым входом элемента ИЛИ 8, канал 93 соеди няющий выход элемента И 77 с управляющим входом схемы 81 сравнения, ка нал 94 соединяющий шину постоянного значения 1 со вторым информационным входом схемы 81 сравнения, канал 95 соединяющий первый выход схемы 81 сравнения с входом схемы 82 сравнеканал 96 соединяющий первый вы ход схемы 82 сравнения со вторым вхо дом элемента ИЛИ 84, канал 97 соединяющий первый выход схемы 82 сравнения со вторым входом элемента И 80 канал 98, соединяющий шину постоянно го значения со вторым информа ционным входом схемы 82 сравнения, канал 99 соединяющий второй выход схемы 81 сравнения со вторым входом элемента ИЛИ 83 канал 100 соединяющий -второй выход схемы 82 сравнения с первым входом элемента ИЛИ 83Вариант построения узла 37 местно го управления показан на фиг.4 Узел местного управления содержит элемент ИЛИ 101, элемент 102 задержки, элемент 103 задержки, элемент И 104, элемент 105 задержки, элемент И 106, элемент 107 задержки, элемент И 108, элемент 109 задержки, элемент 110 задержки, канал 111, соединяющий выход элемента ИЛИ 101 с входом элемента 102 задержки, канал 112, соединяющий выход элемента 102 задержки с входом элемента 103 задержки, канал 113 соединяющий выход элемента 103 задержки с первым входом элемента И 104, канал IT, соединяющий выход элемента И 104 с входом элемента 105 задержки, канал 115, соединяющий выход элемента задержки 105 со входом элемента И 108, канал 116, соединя- а ющий выход элемента 105 задержки с первым входом элемента И 108, канал 117 соединяющий выход элемента И 106 с входом элемента .107 задержки, канал 117 соединяющий выход элемента 107 задержки со входом элемента ИЛИ 101, канал 119, соединяющий выход элемента И 108 с входом элемента 109 задержки, канал 120, соединяющий выход элемента 109 задержки с входом элемента 110 задержки, канал;121, соединяющий выход элемента 110 задержки с другим входом элементеР ИЛИ 101. Вариант построения блока 1 управления показан на фиг.5. Блок управления сбдержит стандартный усилитель 122 сигналов (наличие которого в схеме блока не обязательно) элемент ИЛИ.123, элементы И 125, 127, 129, 131, 132, 134, элементы 124, 126, 128, 130, 133 задержки, канал 135 соединяющий выход усилителя 122 со входом элемента ИЛИ 123 канал 136, соединяющий выход элемента ИЛИ 123 с входом элемента 124 задержки, ка- нал 140, соединяющий выход элемента ИЛИ 123 с входом элемента 128 задержки, канал 137 соединяющий выход элемента 124 задержки со входои элемента И 125 канал 138, соединяющий выход элемента И 125 с входом элемента 126 задержки, канал 139 соединяющий выход элемента И 127 со входом элемента ИЛИ 123, канал 141, соединяющий выход элемента 128 задержки со входом элемента И 129 канал 142, соединяющий выход элемента И 129 с входом элемента 130 задержки, каналы 143 и 144, соединяющие выход элемента 130задержки со входами элементов И 131и 132, канал 145, соединяющий выход элемента И 131 со входом элемента ИЛИ 123, канал 146, соединяю15 : щий выход элемента И 132 с входом элемента 133 задержки. Регистр 2 делимого, сумматор 3, регистр k делителя содержат 2П К-ичных разрядов, регистр 5 результата - п К-ичных разрядов. Счетчик 7 содержит togj(n+1) двоичных разрядов, а счетчик 9 ogjk двоичных разрядов. Работу устройства для деления рассмотрим на примере деления чисел, представленных в позиционной избыточ ной /10, 16/ - системе счисления. Де лимое равно 0,015, делитель равен О,ОВД. Количество разрядов . В исходном состоянии в регистре 2 делимого находится код делимого, в рет гистре k делителя код делителя, Регистр 5 результата и счетчик 9 такто находятся в нулевом состоянии. В сче чике 7 находится код числа п+1. Работа устройства для деления начинается с момента поступления управ ляющего сигнала по каналу 35- В качестве такого сигнала может быть использован, например, управляющий сигнал, формируемый в „центральном устройстве управления арифметического устройства, в котором применяется в качестве отдельного функционального блока данное, устройство. Управляющий сигнал, проходящий по каналу 35 .запускает в работу.код 1 управления. Частное от деления двух чисел вычисляется за п+1 циклов.„В каждом цикле вычисляется одна цифра частного. Количество тактов в каждом цикле переменное и зависит от значения определяемой цифры результата, отвечающего значению его целой части. Первый такт этого цикла начинается с поступ ления на схему 8 сравнения управляющего импульса по каналу 11 с блока 1 управления. Этот сигнал разрешает сравнение кода регистра 2 делимого с кодом регистра {делителя. Коды, хра нящиеся в регистрах делимого и делителя, поступают на входы схемы 8 срав нения соответственно по каналам 30 и 28. При падении чисел во избежание переполнения берут делимое меньше, чем делитель. В соответствии с этим с выхода схемы 8 сравнения в блок 1 . управления по каналу 22 поступает сигнал, свидетельствующий о выполнении указанного соотнои1ения между делимым и делителем. По этому сигналу блок 1 управления выдает управляющий сигнал, поступающий по каналу 16 на 9 J416 вход счетчика 9 тактов. Под действием этого сигнала значение счетчика 9 (в данном случае нулевое) по каналу 33 переписывается в младший разряд регистра 5 результата. Далее управляющий сигнал с блока 1 управления поступает по каналам 1215 соответственно на вход счетчика 7, сдвиговый вход регистра Ц делителя, сдвиговый вход регистра 5 результата, вход счетчика 9 тактов. Значение счетчика 7 уменьшается на единицу и становится равным 3. значение счетчика 9 сохраняет нулевое состояние. Содержимое регистра делителя сдвигается на один разряд вправо и становится равным 0,ООВАОО. При этом содержимое регистра 5 результата также сдвигается. Но поскольку в исходном состоянии в регистре 5 записан код 0,000, то практически код в этом регистре остается, неизменным. На этом первый цикл выполнения операции деления заканчивается. Так как содержимое счетчика 7 не равно нулю, то с первого выхода этого счетчика по каналу 18 в блок 1 управления поступает сигнал, по которому начинается второй цикл выполнения операции деления. Первый такт второго цикла начинается с операции сравнения кодов делимого делителя. Как это следует из рассматриваемого примера, во втором цикле код делимого больше делителя. Сигнал, свидетельствующий о таком соотношении между делимым и делителем с выхода схемы 8 сравнения по каналам 25 и 26, поступает на управляющие входы регистров 2 и Ц делимого и делителя соответственно, а также по каналу 27 на счетчик 9 увеличивая его содержимое на единицу. Под действием этих сигналов коды регистров делимого k и делителя 2 по каналам 29 и 31 соответственно поступают на входы сумматора 3- В сумматоре 3 из кода регистра делимого вычитается код регистра делителя. Как уже отмечалось, исходя из условий максимального быстродействия, в позиционных избыточных г ,К-системах счисления операция вычитания выполняется быстрее, если уменьшаемое меньше вычитаемого. Поскольку в рассматриваемом примере уменьшаемое (код регистра делимого) больше вычитаемого (код регистра делителя), то операция вычитания здесь заменяется операцией сложения кода регистра делителя с обратным кодом регистра делимого. При этом на выходе сумматора 3 получается результат в обратном коде. Этот результат с выходов сумматора 3 по каналу 32 передается в регистр 2 делимого. Одновременно с передачей содержимого сум матора 3 в регистр 2 с управляющего выхода сумматора 3 по каналу 20 поступает сигнал в блок 1 управления. Под действием этого сигнала в блоке 1 вырабатывается сигнал, запускающий блок информационной разгрузки. В это блок по каналу 2k передается содержи мое регистра 2., В блоке информационной разгрузки 6 код регистра делимого анализируется с целью установления, соответству ет ли код регистра 2 нормализованной 4юрме Представления чисел в позицион ной избыточной г К-системе счисления. Если соЬтветствие не устанавливается, выполняется операция информационной разгрузки над кодом делимого. Нормализованный код делимого передается из блока 6 информационной разгрузки в регистр 2 по каналу 23Если же соответствие устанавливается то информационная разгрузка в блоке не выполняется и код делимого по каналу 23 также возвращается в регистр 2. Одновременно с передачей кода из блока 6 в регистр 2, из блока 6 по каналу 21 в блокв1 поступает сигнал об окончании работы блока 6 информационной разгрузки. На этом первый такт второго цикла заканчивается. Во втором такте второго цикла сначал снова сравниваются коды регистров дели теля и. делимого 2. Сравнение выпол няется под действием сигнала, поступающего из блока 1 на схему 8 сравнения по каналу 11. Содержимое регистра 2 делимого передается на схему 8 сравнения по каналу 29 в прямом коде. Дальнейшая работаустройствазависит от соотношения между кодами регистров делителя Ц и делимого 2. Если код регистра 2 делимого снова оказался бы больше, чем код регистра k делителя, то устройство работало бы точно так же, как и в первом такте второго цикла. В рассматриваемом примере код регистра Л делимого не больше, а меньше кода регистра 2 делителя. При таком соотношении между кодами сигнал со второго выхода схемы 8 сравнения по каналу 22 поступает в.блок 1. По этому сигналу в блоке 1 формируется управляющий сигнал, поступающий по каналу 16 на вход счетчика 9- Под действием этого сигнала содержимое счетчика 9 по каналу 33 переписывается в младший разряд регистра 5 результата. Под действием сигнала, поступаю- . щего из блока 1 управления по каналам 12-15 содержимое счетчика 7 уменьшается на единицу и становится равным двум содержимое регистра k сдвигается на один разряд вправо и становится равным О,ОООВАО; содержимое регистра 5 результата сдвигается на один разряд влево и становится равным 0,0010; счетчик 9 устанавливается в нулевое состояние. На этом заканчивается второй цикл работы устройства деления. Все последующие циклы работы устройства реализуются аналогично второму циклу. В рассматриваемом примере таких циклов два. Это третий и четвертый циклы. В третьем цикле выполняется два такта: очередная цифра регистра делителя равняетсядвум. В четвертом цикле выполняется пять тактов: очередная цифра регистра k делителя равняется пяти. После выполнения последнего (четвертого) цикла работы устройства значение счетчика 7 становится равным нулю. В этом случае со второго выхода счетчика 7 в блок 1 управления поступает сигнал, по которому блок управления выдает сигнал, поступающий по каналу 10 на управляющий вход регистра результата. Под действием этого сигнала результат операции деления по каналу 3 из регистра 5 переписывается в регистр 2 делимого. Далее с пятого выхода блока Т управления поступает сигнал на управляющий вход блока 6 Информационной разгрузки. В блоке 6 над результатом деления выполняется операция информационной разгрузки, как было приведено выше. Сигнал, поступающий с выхода блока 6 информационной разгрузки по каналу 21 в блок 1 в 3ITOM случае является сигналом, свидетельствующим об окончании операции деления. Результат этой операции в нормализованном виде хранится в регистре 2 делимого. Счетчик 39 содержит п двоичных разрядов..Счетчик 40 содержит двоичных разрядов. Регистр ЦЦ содержит п К-ичных разрядов. Блок 6 информационной разгрузки работает следующим образом. В исходном состоянии в регистре Л6 информационной разгрузки находитс К9Д регистра 2 делимого. Счетчик 40 и разрядный сумматор 41 по модулю К находятся в нулевом состоянии. В счетчик 39 занесен код 1. По первому управляющему сигналу, поступающему с узла 37 местного управления по каналу 51 на схему 43 сравнения, происходит сравнение п старших разрядов регистра 44, поступающих на схему 43 сравнения по кана лу 69, с кодом О, поступающего на схему 43 сравнения по канаЛу 72. Если п старших разрядов имеют нулевое значение, то с первого выход схемы 43 сравнения по каналу 71. на регистр 44 Поступает сигнал, под дей .ствием которого код с регистра 44 по каналу 23 передается в регистр 2 делимого. Этот код и является окончательным кодом результата выполнения очередного такта операции деления. .Одновременно с сигналом, передаваемым по каналу 71, по каналу 21 посту пает сигнал в блок 1 управления и . с.еидетельствует об окончании операци информационной разгрузки. Если же П( старших разрядов не равны нулю, то в этом случае с выхода схемы 43 сравнения в узел 37 мест ного управления по каналу 73 поступа ет сигнал о неравенстве кодов, посту пающих на входы схемы 43 сравнения По этому сигна лу из узла 37 местного управления по каналу 50 выдается управляющий сигнал, разрешающий переда чу 1-го и разрядов регистра 44через первый коммутатор 45 в реверсивный счетчик 40 и сумматор 41. Номер 1-го разряда определяется кодом, хранящимся в счетчике 39. Поскольку информационная разгрузка начинается, с первого и второго разрядов, то начсльное значение счетчика 39 равно 1. Значение счетчика 39 по каналу 57 поступает на коммутатор 45 разряд р гистра 44 с номером 1 Через коммутатор 45 по каналу 67 поступает в реверсивный счетчик 40,, а разряд с номером 1+1 через коммутато 45по каналу 68 поступает в сумматор 420 41. Значения разрядов с номерами I, 1+1, хранящиеся в счетчике 40 и сумматоре 41 соответственно, анализируются в устройстве 38 анализа. При этом для работы блока 6 информационной разгрузки существенное значение имеют два таких случая: 1.Значение разрядов с номером i равно нулю, либо значение разряда с номером 1+1 превышает значение К-1-Г. 2.Значение разряда с номером i не равно нулю, а значение разряда с номером 1+1 не превышает значение k-1-r. в первом случае дальнейшая работа .блока 6 информационной разгрузки состоит в следующем. Сигнал с выхода узла 38 анализа по каналу 53 поступает на вход узла 37 местного управления. Псед .действием этого сигнала в узле 37 местного управления формируется сигнал, который по каналу 48 поступает на управляющий вход узла 38 анализа. В узле 38 фор-, мируется си гнал, поступающий по каналу 54 на вход счетчика 41 и увеличивающий его значение на единицу.На этом такт работы блока 6 информационной разгрузки заканчивается. Увеличение содержимого счетчика 39 на единицу, как уже отмечалось, означает, что в следующем такте работы блока 6 информационной |)азгрузки будут анализироваться значения разрядов регистра 44 со сдвигом вправо на единицу. , Во втором случае дальнейшая работа блока 6 информационной разгрузки зависит, во-первых от значения кода, хранящегося всчетчике 39- Именно, если в этом счетчике записан код единицы, то в блоке 6 реализуется операция информационной разгрузки. Если же код в счетчике 39 отличен от кода единицы, то в этом случае работа блока 6 информационной разгрузки опре- деляется еще соотношением между.значением i-ro разряда и величиной K-l-r. При их равенстве значение счетчика 39 уменьшается на единицу и работа с очередными разрядами регистра 6 информационной разгрузки заканчивается. Если эти значения не равны, то над разрядами с номерами i и 1+1 выполняется информационная разгрузка. Информационная разгрузка выполнятся так. Из узла 38 анализа по каналу 52 а вход узла 37 местного управления поступает сигнал начала разгрузки. Под действием этого сигнала в узле 37 вырабатывается два последовательно формируемых управляющих, сигнала.Первый управляющий сигнал по каналам 59 и 49 поступает на входы счетчика Q и узла 2 соответственно. Под действием этого сигнала в счетчике kQ и сумматоре 41 выполняется операция информационной разгрузки по формуле: (XL-I )), 1+Ч значения 1-го и 1+1-го где XL, разрядов; Л - идентификатор операции - коньюкции чв данном случае означает одновремен ноет i, г - основание используемо позиционной избыточно Г,К-системы счислени Значение г на вход сумматора 41 подается по каналу 60,с выхода узла 42.. Второй управляющий сигнал по кгналу 47 поступает на коммутатор 46. Под действием этого сигнала вновь по лу.ченные значения i-ro и i+1-го разрядов из счетчика 40 и сумматора 41 по каналам 65 и 61 соответственно че рез коммутатор 46 передаются по кана лу 66 в регистр 44 информационной разгрузки. На этом очередной такт работы блока 6 информационной разг|аузки заканчивается. При равенстве значений i-ro разряда и величины -1 - Г в случае, когда в счетчике 39 хранится код, отличный от единицы, в узле 38 анализа вырабатывается сигнал, который по каналу 53 передается на вход узла 37 местно ГО управления. Под действием этого сигнала в узле 37 формируется соответствующий управляющий сигнал. Он передается по каналу 48 на узел 38 анализа. Под его действием в узщ 38формируется сигнал,, который по ка налу 55 поступает на вход счетчика 39и уменьшает его значение на ёдиницу. На этом очередной такт работы блока информационной .разгрузки заканчивается. Следующий такт работы блока 6 информационной разгрузки начинается с выработки узлом 37 местного управления управляющего сигнала, который по каналу 51 передается на вход схемы ,43 сравнения. Номера разрядов, подле92422 жащих информационной разгрузке, определяются значением кода, хранимого в счетчике 39. . Блок 6 информационной разгрузки работает до тех пор,пока п старших разрядов регистра 44 не будут иметь нулевых значений. Когда п разрядов имеют нулевые значения, то с первого выхода схемы 43 сравнения по каналу 71 на регистр 44 поступает сигнал, под действием которого код с регистра 44 по каналу 23 передаемся в регистр 2 делимого. Этот код и является окончательным кодом результата очередно-, го такта операции деления.Одновременно с сигналом, передаваемым по каналу 71, по каналу 20 поступает сигнал в блок 1 управления (фиг.1) и свидетельствует об окончании операции информационной разгрузки. Работа узла 38 анализа заключается в формировании всех условий, необходимых для работы блока 6 информационной разгрузки. Сравнение 1-го разряда с постоянным значением О осуществляется схема 75 сравнения, Сравнение i+1 разряда с постоянным значениемjH-1-г осуществляется схема 76 сравнения. В первом случае сигнал о равенстве разряда с номером i нулю, либо сигнал о том, что значение с номером 1+1 превышает значение КЧ-г, -поступают соответственно по каналам 7 и 90 на входы элемента ИЛИ 78. Сигнал с выхода элемента ИЛИ 78 поступает по каналу 91 на вход элемента И 79, а по каналу 92 через элемент ИЛИ 84 этот сигнал по каналу 53 поступает на вход узла 37 местного управления блока 6 информационной раз- грузки. Управляющий сигнал поступает с выхода узла 37 местного управления по каналу 48 на входы элементов И 79 и 80. Так как на другом входе элемента И 79 разрешающий сигнал, то управляющий сигнал проходит через элемент И 79, по каналу 54 поступает на первый вход счетчика, увеличивая его значение на единицу. Во втором случае сигнал о неравенстве i-ro разряда нулю, а также сигнал о том, что значение i+1-го разряда не превышает значениеК.-l-, поступают соответственно по каналам 86 и 89 на входы элемента И 77- На вы-, ходе элемента И 77 формируется потенциал второго случая работы блока 6 информационной разгрузки. Этот потенциал по каналу 93 поступает на вход схемы 81 сравнения и разрешает сравнение значения счетчика 39 и постоянного значения 1. Значение счетчика 39 поступает на вход схемы 81 сравнения по каналу 56 а значение 1 поступает на вход схемы 81 сравнения по каналу 9.Если значени счетчика 39 равно единице, то сигнал с выхода схемы 81 сравнения по каналу 99 поступает на вход элемента ИЛИ 83. Сигнал с выхода элемента ИЛИ 83 по каналу 52 поступает на вход узла 37 местного управления блока 6 информационной разгрузки. В блоке 6 информационной разгрузки выполняется операция информационной разгрузки.ка приведено выше. Если код в счетчике 39 отличен от кода 1, то сигнал с выхода схемы 81 сравнения по каналу 95 поступает на вход схемы 82 сравне ния и разрешает сравнение 1-го разряда с постоянным значениемК-1-. Если значение i-ro разряда равно величинеIjv-1-), то сигнал с выхода схемы 32 сравнения подканалу 9б поступает на вход элемента ИЛИ Bk, а по каналу 97 на вход элемента И 80. С выхода элемента ИЛИ 84 сигнал по каналу 53 поступает на вход узла 37 местного управления. Управляющий fсигнал поступает с выхода узла 37 по кана; / 48 на первые входы элементов И 79 и Во. Так как в этом случае на другом входе элемента И 80 разрешающии сигнал, то управляющий сигнал проходит через элемент И 80 и по каналу 55 поступает на вход счетчика 39. уменьшая его значение на единицу Если значение i-ro разряда не равно величинеКМ-п, то сигнал с выхода схемы 82 сравнения по каналу 100 поступает на первый вход элемента ИЛИ 83. с выхода которого сигнал .поступа ет по каналу 52 на вход узла 37 мест ного управления и, как это указывалось, происходит выполнение операции информационной разгрузки. Работа узла 37 местного управлени заключается в выработке управляющей последовательности сигналов, необход мых для работы блока 6 информационно разгрузки. Работа узла 37 местного управления начинается с момента поступления управляющего сигнала с .бло ка 1 управления по каналу 17- Этот сигнал поступает на вход элемента ИЛИ 101 и начинает формировать управляющую последовательность сигналов. Первый управляющий сигнал поступает в блок информационной разгрузки 6 по каналу 51 через время t после прихода сигнала по каналу 17- Время t определяется приемом кода из регистра 2 делимого в регистр k информационной разгрузки и формируется элементом 102 задержки. Если с блока 6 информационной разгрузки приходит сигнал по каналу 73. то через в(эемя t, с выхода элемента И 104 формируется второй управляющий сигнал. Время f 3 рпределяется формированием сигнала на выходе схемы ЛЗ сравнения. Временной интервал формирует, элемент 103 задержки. Второй управляющий сигнал поступает в блок 6 информационной разгрузки.по каналу 50. Второй управляющий сигнал проходит по каналу 1Н через элемент 105 задержки с временем задержки tj. Это время определяется появлением сигналов на выходах узла 38 анализа. Если с выхода узла 38 анализа поступает сигнал на каналу 53, то на выходе элемента И 106 формируется третий управляющий сигнал, поступающий в блок 6 информационной разгрузки по каналу 48. Этот же сигнал, пройдя через элемент 107 задержки, по каналу 118 поступает на вход элемента ИЛИ 101 ) вызывает формирование управляющей последовательности сигналов следую 4 ° такта работы блока 6 информационной разгрузки. Временной интервал t;, элемента 107 задержки определяется установлением кода в счетчике 39. Если с выхода узла 38 анализа поступает сигнал по каналу 52, то с выхода элемента И 108 в блок 6 информационной разгрузки поступает четвертый управляющий сигнал по каналам 59 и 9. Через временной интервал Тj после формирования четвертого управляющего сигнала в блок 6 информационной разгрузки поступает по каналу 47 пятый управляющий сигнал. Временной интервал определяется временем выполнения операции информационной разгрузки и формируется элементом 109 задержки. Пятый управляющий сигнал пройдя через элемент 110 задержки с временем задержки tf поступает на ,вход элемента ИЛИ 101 и вызывает формирование управляющей последовательности следующего такта работы блока 6 информационной разгрузки. Временной 25 Э интервал Tg определяется временем приема кода вновь образованных разрядов с номерами I и 1+1 в регистр 4 информационной разгрузки. Узел 37 местного управления прекра.щает свою работу в том случае. если отсутствует сигнал, приходящий из блока 6 информационной разгрузки по каналу 73- В этом случае блок 6 информационной разгрузки формирует сигнал, поступающий по каналу 20 в устройство и определяющий окончание работы этого блока. Работа блока 1 управления начинается под действием входного управляющего сигнала, поступающего по каналу 35- Этот сигнал проходит через усилитель 122 и по каналу 135 поступает на вход элемента ИЛИ 123, с выхода которого в устройство поступает первый управляющий импульс по каналу 11. После окончания очередного такта работы устройств.а с сумматора 3 на блок 1 управления приходит сигнал по каналу 20.. В этом случае управляющий сигнал, пройдя через элемент 124 задержки проходит через элемент И 125-. Временной интервал элемента 124 задержки равен t и определяется временем-формирования кода в сумматоре 3. С выхода элемента И 125 управляющий сигнал проходит через элемент 126 задержки и по качйлу 17 поступает на управляющий вход блока 6 информацион ной разгрузки, вызывая работу этого блока. Временной интервал элемента 126 задержки равен t и определяется временем приема кода сумматора 3 в регистр 2 делимого. После окончания работы блока 6 по его выходному каналу 21 в блок 1 управления поступает сигнал окончания работы блока 6 Если значение счетчика 7 не равно нулю, то сигнал окончания работы блока 6 проходит через элемент И 127, так как разрешающий потенциал на втором, входе этого элемента по каналу 18 поступает с выхода счетчика 7. С выхода элемента И 127 по каналу 139 поступает сигнал на вход элемента ИЛИ 123 и формируется следующий такт работы устройства. При выполнении очередного j-ro (,2,...; n+1) цикла работы устройства на блок 1 управления поступает сигнал по каналу 22 со схемы О сравнения. В этом случае управляющий си|- нал с выхода элемента ИЛИ 123 через элемент 128 задержки проходит на выход элемента И 129- Временной интервал элемента 128 задержки равен Т и определяется временем формирования результата.сравнения в схеме 8 сравнения. С выхода элемента И 129 в уст-, ройство поступает управляющий импульс по каналу 16. Через время Тц в устройство поступает управляющий импульс по каналам 12-15- Временной интервал Tj, определяется временем переписи кода из счетчика 9 в регистр 5 результата и формируется элементом 130 задержки. После окончания очередного 1-го (,2, ...,п) цикла работы устройства счетчик 7 находится не в нулевом состоянии и разрешающий потенциал с выхода этого счетчика по каналу 18 поступает на вход элемента И 131. В этом случае управляющий сигнал с выхода элемента 130 задержки проходит через элемент HJ31 и по каналу поступает на вход элемента ИЛИ 122, вызывая формирование управляющей последовательности импульсов cлeдyJoщeгo цикла работы устройства. Rocjie окончания последнего п+1-го цикла работы устройства значение счетчика 7 становится равным нулю. В этом случае разрешающий потенциал с выхоДа этого счетчика по каналу 34 посту элемента И 132. Управляющий сигнал с выхода элемента 130 задержки проходит через элемент И 132, с выхода которого в устройство поступает управляющий импульс по каналу - °Д действием этого импульса код результата выполнения операции деле- ния переписывается из регистра 5 Ре-. зультата в регистр 2 делимого. Временной интервалts элемента 133 задержки времени переписи кода из регистра 5 в регистр 2. Через временной интервал ts в устройство по каналу 17 поступает управляющий импульс, под действием которого происходит информационная разгрузка результата выполнения операции деления. После окончания работы блока 6 информационной разгрузки, сигнал об этом поступает по каналу 21 на вход элемента И 134. Так как на, другом входе этого элемента разрешающий потенциал, то этот сигнал проходит через элемент И 134 и поступает по каналу 36 устройства. Сигнал, поступающий по каналу 36 уст27. 9283 ройства, может быть использован в ко честве сигнала об окончании операции деления. Предлагаемое устройство может быть использовано для выполнения one- 5 рации деления как чисел, представленных в избыточных г .К-системах счисления, так и двоично-кодированных (например двоично-десятичных). С учетом того, что в устройстве О деление выполняется по такому алгоритму без восстановления остатка, в котором сравнение делителя и делимого выполняется перед очередным вычитанием делителя из делимого, деление дво-IS ично-кодированных чисел на основе данного устройства выполняется с учетом следующих моментов. После поступления сигнала, свидетельствующего об окончании операции 20 вычитания делителя из делимого, с выхода сумматора 3 по каналу 19 на блок 1 управления приходит сигнал. В ответ на этот сигнал с блока 1 управления по каналу 11 поступает сигнал на схе-25 му 8 сравнения. Под действием этого сигнала выполняется очередное сравнение делимого и. делителя и начинается следующий такт выполнения деления двоично-кодированных чисел. 30 Т.е., в отличие от деления чисел в избыточной п ,1 -системе, при делении в двоично-кодированной системе соответст рующий сигнал с блока 1 управления по каналу 11 поступает на схем 8 сравнения не после окончания работы блока информационной разгрузки, а непосредственно после выполнения операции вычитания из делимого делителя. Блок информационной разгрузки при делении деоично-кодированных чисел не используется. Предлагаемое у стройство для деле ния позволяет практически применять избыточные , системы счисления при построении арифметических устройств цифровых вычислительных машин Формула изобретения 1. Устройство для деления, содержащее регистр делимого, регистр делителя, регистр результата, сумматор блок управления, отличающее с я тем, что, с целью расширения функциональных возможностей за счет реализации операции деления чисел. представленных в позиционной избыточной г , )- системе счисления, устройство содержит блок информационной разгрузки, схему сравнения, сметчик циклов, счетчик тактов, причем первый и второй выходы блЬка управления соединены соответственно с управляющим входом выдачи информации регистра результата и управляющим входом схемы сравнения, третий выход блока управления соединен со счетным входом счетчика циклов, со сдвиговыми входами регистра делителя и регистра результата и с управляющим входом выдами информации счетчика тактов, четвертый и пятый выходы блока управления соединены соответственно со счетным входом счетчика тактов и управляющим входом блока информационной разгрузки, информационный выходрегистра делимого соединен с информационным входом блока информационной разгрузки и первыми информационными в)одами схемы сравнения и сумматора. информационный выход и выход признака нуля счетчика циклов соединены соответственно с первым и вторым входами блока управления, третий вход которого соединен с выходом признака окончания суммирования сумматора, информационные выходы блока информационной разгрузки, сумматора и регистра результата соединены соответственно с первым, вторым и третьим информационными входами регистра де/1имого, информационный выход регистра делителя соединен со вторыми информационными, входами схемы сравнения и сумматора, управляющий выход блока информационной разгрузки соединен с четвертым входом блока управления, первый выход схемы сравнения соединен с пять1м входом блока управления, второй выход схемы сравнения соединен с управляющими входами выдачи информации регистров делимого и делителя и с входом сброса счетчика тактов, выход счетчика тактов соединен с информационным входом регистра результата, шестой вход блока управления соединен со входом запуска устройства, выход сигнала окончания работы которого соединен с шестым выходом блока управления. 2. Устройство по п.1, о т л и ч а ю щ ее с я тем, что блок информационной разгрузки содержит узел местного управления, узел анализа. первый и второй счетчики, одноразрядный сумматор по модулю К, узел вы дачи кода, схему сравнения, регистр информационной разгрузки, первый и второй коммутаторы, причем первый, второй, третий, .четвертый и пятый вы ходы узла местного управления соединены соответственно с первым управляющим входом второго коммутатора, управляющим входом узла анализа, вычитающим входом первого счетчика, первым управляющим входом первого коммутатора, управляющим входом схемы сравнения, первый и второй выходы узла анализа соединены соответственно с первым и, вторым входами узла местного управления, третий и четвер тый выходы узла анализа соединены со ответственно с суммирующим и вычитающим входами второго сметчика, информационный выход второго счетчика соединен с первым информационным вхо дом узла анализа и вторыми управляющими входами первого и второго комму таторов, первый и второй выходы первого коммутатора соединены оответственно с информационным входом,первого счетчика и первым информационны входом одноразрядного сумматора по модулю К, информационный вход блока и выход второго коммутатора соединены- соответственно с первым и вторым информационными входами регистра информационной раз15рузки, информационные входы второго коммутатора соединены с информационными выходами первого счетчика и одноразрядного сумматора по модулю К, второй информацион ный вход узла анализа соединен с информационным выходом одноразрядного сумматора по модулю К, информационны выход первого счетчика соединен с третьим и четвертым информационными входами узла анализа, выход узла выдачи кода соединен со вторым информационным входом одноразрядного сумматора по модулю К, первый выход схе мы сравнения соединен с управляющим входом выдачи информации регистра ин формационной разгрузки и с управляющим выходом блока, управляющий вход которого соединен с третьим входом узла местного управления, второй выход схемы сравнения соединен с четвертым входом узла местного управления, информационный выход регистра информационной разгрузки соединен с информационным выходом блока, информационным входом первого коммутатора и первым информационным входом схемы сравнения, второй информационный вход.которой соединён с шиной постбянного значения О, информационный вход узла выдачи кода соединен с шиной постоянного значения г , а управляющий вход - с третьим выходом узла местного управления. 3. Устройство по ПП.1 и 2, о т л и чающееся тем, что узел анализа содержит четыре схемы сравнения, три элемента И, три элемента ИЛИ, причем первый и второй входа первой схемы сравнения соединены со-; ответственно с третьим информационным входом узла и шиной постоянного зна-; чения О, первый и второй входы второй схемы сравнения соединены соответственно со вторым информационным ; входом узла и шиной постоянного значения К-1-Р, первый и второй информационные входы третьей схемы сравнения соединены соответственно с пер- ; вым информационным входом зла и шиной постоянногозначения 1, первый и второй информационные входы четвертой схемы сравнения соединены соответственно с четвертым информационным входом узла и шиной постоянного значения величины l -l-r, первые выходы первой и второй схем сравнения соединены со входами первого элеАента И, вторые входы первой и второй схем сравнения соединены со входами первого элемента ИЛИ, выход которого со-. единен с первым входом второго элемента И, выход которого является третьим выходом узла, выход первого элемента И соединен с управляющим ёходом третьей схемы сравнения, первый выход которой соединен с управ- ляющим входом четвертой схемы сравнения, первый выход которой соединен с первым входом третьего элемента И, эыход которого является четвертым выходом узла, вторые выходы третьей и четвертой схем сравнения соединены со входами второго элемента ИЛИ, выход которого является первым выходом узла, входы третьего элемента ИЛИ соединены с выходом первого элемента ИЛИ и первым выходом четвертой схемы сравнения, а выход является вторым выходом узла, управляющий вход которого соединен со вторыми входами второго и третьего элеме/1то8 И. Ц. Устройство по ПП.1 и 2, о т h ичающееся тем7 что узел местного управления содержит элемент ИЛИ, 319 шесть элементов задержки, три элемента И, причем третий вход узла соединен с первым входом элемента ИЛИ, выход которого соединен с входом первого элемента задержки, выход которого соединен со входом второго элемента задержки и с пятым выходом узла, выход второго элемента задержки соединен с первым входом первого элемента И, второй вход которого соединен е четвертым входом узла, выход первого элемента И соединен со входом третьего элемента задержки и с четвертым выходом узла, выход третьего элемента задерх ки соединен с первыми входами второго и третьего элементов И, вторые входы которых соединены , соответственно со вторым и первым входами узла, выход второго элемента И соединен со вторым выходом узла и входом четвертого элемента задержки, выход которого соединен со вто- . рым входом элементаИЛИ, вход пятого элемента задержки соединен с выходом третьего элемента И, выходы пятого элемента задержки и третьего элемента И соединены соответственно с первым и третьим выходами узла, выход пятого элемента задержки через шестой элeмeнt задержки соединен с третьим входом элемента ИЛИ. 5. Устройство по П.1, о т л и ч а 10 щ е ее я тем, что блок управления содержит элемент РИ, шесть элементов И, пять элементов задержки, причем шестой вход блока соединен с первым входом элемента ИЛИ, выход ко торого соединен со входом первого эле мента задержки и со вторым выходом блока, выход первого элемента задерж ки соединен с первымвходом первого элемента И, второй вход которого соедйнен с третьим входом блока, выход А32 первого элемента И через второй элемент задержки соединен с пятым выходом блока, выход второго элемента И соединен со вторым входом элемента ИЛИ, первый и второй входы второго элемента И соединены, соответственно :С первым и с четвертым входами блока, выход элемента ИЛИ через третий элемент задержки соединен с первым входом третьего элемента.И, второй вход которого соединен с пятым входом блока, выход третьего элемента И соединен со входом четвертого элемента задержки и с четвертым выходом блока, выход четвертого элемента задержки соединен с первыми входами четвертого и пятого элементов И и с третьим выходом блока, первый вход которого соединен со вторым входом четвертого элемента И, выход которого,.соединен с третьим входом элемента ИЛИ, выход пятого элемента И соединен со входом пятого элемента задержки и с первым выходом блока, выход пятого элемента задержки соединен с пятым выходом блока, четвертый вход которого соединен с первым входом шестого элемента И, выход которого соединен с шестым выходом блока, вторые входы пятого и шестого элементов И соединены со вторым Bxoji oM блока. Источники информации, tlpинятыe во внимание при экспертизе 1. Авторское свидетельство СССР № 417790, кл. G Об F 7/52, 197i. 2. Авторское свидетельство СССР № 612246, кл.С Об F 7/39, 1976. з. Белявский В.Л. и др. Об одном подходе к организации вычислений в дискретных устройствах- Управляющие системы и машины, 1976,W Ц, с.90-96. 1. Акцептованная заявка ВеИикобритании К 1347831,кл.а 4 А, 1974 (прототип).

Фиг. /

Фиг5

УПу /

г

«55«. SL§

««

А

А 7

Ь.

См 1

«SI

t

ем

J

5

g

/V /

«ч

Сч

в